专利名称：电源重置电路的制作方法
技术领域：
本发明涉及一种重置电路，特别涉及一种电源的开机重置(power on reset)电路。
背景技术：
在设计电子电路时，往往会加入重置(reset)机制在电路中，以使所设计的电子电路在需要时得以回复为初始状态。尤其在对电子电路开启电源(开机)之初时，电路中各元件(例如暂存器)处于不确定状态，此时需要重置这些电路元件，以将电路中各元件设定为初始状态。图IA为现有的电源重置电路的电路图。请参照图1A，现有的电源重置电路100A 包括电阻Rl、电容Cl以及反相器Al。其中电阻Rl耦接于电源电压VDD与反相器Al的输入端之间，电容Cl耦接于反相器Al的输入端与接地电压GND之间。请同时参照图1A、图2A以及图2B，其中，图2A为图IA中的电源重置电路中反相器Al输出端的电压波形图，而图2B为图IA中的电容Cl上电压的电压波形图。当系统的电源开启时，电源电压VDD的电压渐渐上升，此时电容Cl上的电压也随之渐渐上升，当电容 Cl上的电压被充电至反相器Al的转换电平时，反相器Al的输出端便由逻辑高电平转为逻辑低电平。而当电源电压VDD因为某种原因而下降时(非关闭电源)，电容Cl中所储存的电能将通过电阻Rl流向电源电压VDD，而使得电容Cl上的电压下降。当电容Cl上的电压下降至反相器Al的转换电平时，反相器Al便可根据其输入端的电平在其输出端输出一逻辑高电平的重置信号SR以重置系统，而避免系统因为所接收的电源电压VDD过低而导致误动作的发生。然而如图2B所示，若当电容Cl上的放电速度过慢时，将使得电容Cl上的电压无法实时下降至反相器Al的转换电平，就会使得反相器Al无法在其输出端输出重置信号SR， 并进而使系统因为电源电压VDD过低而导致不可预期的状态发生。当电源电压VDD回复正常工作电压后，系统将因其内部信号错乱而无法正常工作。上述图IA中现有的电源重置电路100A仅为多种现有电源重置电路的其中一种， 其它现有的电源重置电路例如可将电源重置电路100A中的电阻Rl置换为一 P型晶体管Ql 或N型晶体管M1，其耦接的方式如图IB 图ID所示。反相器Al输出端的电压波形以及电源重置电路100B 100D中电容Cl上电压的电压波形分别类似于图2A与图2B所示的电压波形，其动作原理类似于图IA中的电源重置电路100A，在此不再赘述。
发明内容
本发明的目的在于提供一种电源重置电路，确保在电源下降成低电压时可有效发
出重置信号。本发明提出一种电源重置电路，包括一电源重置单元、一电压检测单元以及一开关单元。其中电源重置单元具有一电阻电容电路耦接至电源重置单元的输入端并产生一延迟输入电压，电源重置单元根据延迟输入电压及一第一临界电平以在其输出端输出一重置信号。电压检测单元接收并检测一电源电压，并根据电源电压的电平下降一偏移电压来产生一开关信号。另外，开关单元耦接在电压检测单元与电源重置单元的输入端间，根据开关信号导通而使电源重置单元的输入端导通至一参考电压。在本发明的一实施例中，上述电压检测单元包括一压降单元与一缓冲器。其中压降单元耦接电源电压，并将电源电压的电平下降一偏移电压以使电压检测单元产生开关信号。另外缓冲器的输入端与输出端分别耦接压降单元与开关单元，当电源电压下降一偏移电压后的电平低于一第二临界电平时，缓冲器输出开关信号。在本发明的一实施例中，上述缓冲器为一反相器。在本发明的一实施例中，电源重置电路还包括一第一电容单元，其耦接于电源电压与缓冲器的输入端之间。在本发明的一实施例中，上述压降单元为一二极管元件，其中二极管元件的阳极耦接电源电压，二极管元件的阴极耦接缓冲器的输入端。在本发明的一实施例中，上述二极管元件包括一第一晶体管，第一晶体管的源极耦接电源电压，第一晶体管的漏极耦接缓冲器，第一晶体管的栅极与漏极相互耦接。在本发明的一实施例中，上述开关单元包括一 N型晶体管，其栅极耦接电压检测单元，N型晶体管的漏极与源极分别耦接电源重置单元与参考电压。在本发明的一实施例中，上述电源重置单元包括一阻抗单元、一第二电容单元以及一第二反相器。其中阻抗单元耦接于电源电压与电源重置单元的输入端之间。第二电容单元耦接于电源重置单元的输入端与参考电压之间，第二电容单元与阻抗单元形成电阻电容电路，其中延迟输入电压为第二电容单元上的电压。第二反相器的输入端与输出端分别耦接电源重置单元的输入端与输出端，当第二电容单元的电压低于第一临界电平时，输出重置信号。在本发明的一实施例中，上述阻抗单元包括一第一延迟晶体管，其源极耦接电源电压，第一延迟晶体管的漏极耦接第二电容单元，第一延迟晶体管的栅极与漏极相互耦接。在本发明的一实施例中，上述阻抗单元包括一第二延迟晶体管，其源极耦接电源电压，第二延迟晶体管的漏极耦接第二电容单元，第二延迟晶体管的栅极耦接参考电压。基于上述，本发明利用提高电源重置单元中电容电阻电路的放电速度，将电源重置单元输入端上延迟输入电压的电压快速拉低，以确保电源重置单元可发出重置信号，避免系统因为电压过低而导致误动作的发生。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
图IA 图ID为现有的电源重置电路的电路图。图2A为图IA中的电源重置电路中反相器Al输出端的电压波形图。图2B为图IA中的电容上电压的电压波形图。图3为本发明一实施例的电源重置电路的示意图。图4为本发明另一实施例的电源重置电路的示意图。
图5A 图5D为图4实施例的电源重置电路的多个电平波形图。图6、7为本发明配合不同电源重置单元的电源重置电路的实施例的示意图。主要元件符号说明100A 100D、300、400、600、700 电源重置电路302:电源重置单元304 电压检测单元306:开关单元402 压降单元404、408:电容单元406:阻抗单元410、610、710 电阻电容电路Al A3:反相器Bl 缓冲器Q1、Q2:晶体管Q3 延迟晶体管VDD:电源电压GND:接地电压Cl C3 电容Vf:参考电压Sl 开关信号SR 重置信号Ml M2 :N型晶体管Vd:延迟输入电压
具体实施例方式图3为本发明一实施例的电源重置电路的示意图。请参照图3，其中电源重置电路 300内装于一系统(未示出)中，电源重置电路300包括电源重置单元302、电压检测单元 304、以及开关单元306。其中开关单元306耦接在电压检测单元304与电源重置单元302 的输入端之间，电源重置单元302具有一电阻电容电路(未示出)，其耦接至电源重置单元 302的输入端，并在电源重置单元302的输入端产生一延迟输入电压Vd。电压检测单元304 用以检测系统的电源电压VDD，并根据电源电压VDD下降一偏移电压后的电压来产生开关信号Si。开关单元306则根据开关信号Sl将电源重置单元302的输入端导通至参考电压 Vf，其中此参考电压Vf可为系统中电平较低的电压，例如接地电压。电源重置单元302的输入端被导通至参考电压Vf后，将使得电源重置单元302中的电阻电容电路经由开关单元306往参考电压Vf放电，而使得电源重置单元302输入端上的延迟输入电压Vd的电平快速的下降，一旦延迟输入电压Vd的电平低于第一临界电平时， 电源重置单元302便在其输出端输出重置信号SR以重置系统中的电路元件。如此通过电压检测单元304检测电源电压VDD的压降来控制开关单元306的导通状态，进而将延迟输入电压Vd的电平迅速的拉低至低于第一临界电平，即可确保电源重置单元302有效的在其输出端输出重置信号SR，避免电源电压VDD从低电压回复正常工作电压后，系统因其内部信号错乱而无法正常工作。进一步来说，图3所示的电源重置电路300可以图4的方式来实现。图4为本发明另一实施例的电源重置电路的示意图。在本实施例中，电源重置电路400中的电压检测单元304包括压降单元402、缓冲器Bl以及电容单元404。其中缓冲器Bl用以缓冲其输入端的电压，其可如本实施例利用一反相器A2来实施，然而不以此为限。压降单元402耦接于电源电压VDD与缓冲器B 1的输入端之间，电容单元404则耦接于缓冲器Bl的输入端与电源电压VDD之间。压降单元402可利用一二极管元件来实施，其中二极管元件的阳极耦接电源电压VDD，二极管元件的阴极则耦接缓冲器Bl的输入端。例如在本实施例中，二极管元件为一 P型的金属氧化物半导体场效应晶体管Q2，其中晶体管Q2的源极耦接电源电压VDD，晶体管Q2的漏极耦接缓冲器Bi，晶体管Q2的栅极与漏极相互耦接。当然，压降单元402的二极管元件也可以利用N型的金属氧化物半导体场效应晶体管或其它种类的晶体管，以耦接成二极管的形态来构建。本实施例的电容单元404为由一电容C2来实施，而本实施例的开关单元306为一 N型晶体管M1，其中N型晶体管Ml的栅极耦接至电压检测单元304中缓冲器Bl的输出端， N型晶体管Ml的漏极耦接电源重置单元302，N型晶体管Ml的源极则耦接参考电压Vf。另外，电源重置单元302包括阻抗单元406、电容单元408以及反相器A3。其中阻抗单元406耦接于电源电压VDD与电源重置单元302的输入端之间，电容单元408耦接于电源重置单元302的输入端与参考电压Vf之间，其中电容单元408与阻抗单元406形成一电阻电容电路410。反相器A3的输入端与输出端分别耦接电源重置单元302的输入端与输出端。在本实施例中，阻抗单元406为利用一延迟晶体管Q3来实现，其中延迟晶体管Q3的源极耦接电源电压VDD，延迟晶体管Q3的漏极耦接反相器A3，延迟晶体管Q3的栅极与漏极相互耦接。其中，电容单元408在本实施例中为一电容C3。以下请参照图5A 图5D，图5A 图5D分别为重置信号SR与电源电压VDD、开关信号Sl与电源电压VDD、电容C2上电压与电源电压VDD以及电容C3上电压与电源电压VDD 的电平波形图。以下将配合图5A 图5D进行电源重置电路400的说明。当系统的电源开启时，电源电压VDD的电压渐渐上升，此时电容C2、C3被电源电压 VDD充电，而使电容C2、C3上的电压渐渐上升。其中由于电容C3为经由延迟晶体管Q3被充电，因此电容C3上电压的起始上升时间点将略晚于电容C2，且电容C3上的电压小于电源电压VDD —临界电压值。类似地，由于压降单元402可根据电源电压VDD的电平将其下降一偏移电压(即晶体管Q2的临界电压)，因此电容C2被充电至饱和时，电容C2上的电压也会小于电源电压VDD —个临界电压值。另一方面，重置信号SR的电平也随电源电压VDD渐渐上升，当电容C3上的电压被充电至第一临界电平时，反相器A3便根据其输入端的电压(即电容C3上的电压)将其输出端的重置信号SR转为逻辑低电平。在此期间，由于反相器A2输入端的电平随电源电压 VDD持续升高，因此反相器A2输出端的开关信号Sl将持续维持逻辑低电平，而保持N型晶体管Ml处于关闭状态。当电源电压VDD因为某种原因而下降时，电容C2与电容C3上的电压也随之下降。 其中电容C2中所储存的电能可直接对电源电压VDD进行放电，且由于电容C2 —端的电压受制于晶体管Q2，因此电容C2上的电压下降时保持低于电源电压VDD—个偏移电压值。另外，电容C3由于只能通过延迟晶体管Q3放电，因此其电压的下降速度将会小于电源电压 VDD的下降速度。当电源电压VDD反相器A2输入端上的电压(即电容C2上的电压)小于一第二临界电平(即反相器A2的转换电平，在本实施例中为2V)时，反相器A2将开关信号Sl的电压由逻辑低电平转为逻辑高电平，如图5C所示，开关信号Sl的电平将等于电源电压VDD的电平。同时，开关单元306(即N型晶体管Ml)将受控于开关信号Sl而被开启。如此一来， 电源重置单元302的输入端便可经由N型晶体管Ml连接至参考电压Vf，而将电容C3上的电压瞬间拉至逻辑低电平，使电容C3可经由N型晶体管Ml对参考电压Vf进行放电。在此同时，由于电容C3上的电压瞬间被拉低至小于第一临界电平m，因此反相器A3将重置信号SR的电平由逻辑低电平转换为逻辑高电平，进而将系统中的电路元件重置，避免系统因为电压过低而导致误动作的发生。值得注意的是，上述开关单元306以及电压检测单元304中所包括的压降单元402 与电容单元404的实施方式仅为示范性的实施例，在实际应用上并不以此为限。另外，电压检测单元304以及开关单元306也可配合具有不同电阻电容电路的电源重置单元302，来确保电源重置单元302可发出重置信号SR。举例来说，图6、7为本发明配合不同电源重置单元的电源重置电路的实施例的示意图。其中图6中的电源重置电路600与图4中的电源重置电路400的不同之处在于，图6 中的电阻电容电路610中的延迟晶体管Q3的栅极为耦接至参考电压Vf，而图7中的电源重置电路700与图4中的电源重置电路400的不同之处在于，图7中的电阻电容电路710以一 N型晶体管M2取代延迟晶体管Q3。其中N型晶体管M2的漏极耦接电源电压VDD，N型晶体管M2的源极耦接电容C3，N型晶体管M2的栅极则耦接至N型晶体管M2的漏极。图6 与图7中的电源重置电路600、700的动作方式均类似于图4所揭露的实施例，本领域具通常知识者应可根据上述实施例的教示而推得，因此不再赘述。另外，上述实施例虽均设定重置信号SR在逻辑高电平时对系统中的电路元件进行重置，然而实际应用上并不以此为限。视系统中电路元件的特性也可设定重置信号SR在逻辑低电平时对系统中的电路元件进行重置。综上所述，本发明利用电压检测单元检测电源电压的压降，并根据电源电压的压降将电源重置单元的输入端导通至一参考电压，以加速电源重置单元中电容电阻电路的放电，将电源重置单元输入端上延迟输入电压的电压快速拉低，以确保电源重置单元可发出重置信号，避免系统因为电压过低而导致误动作的发生。虽然本发明已以实施例揭露如上，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作一些变动与润饰，故本发明的保护范围当视后附的权利要求所界定为准。
权利要求
1.一种电源重置电路，其特征在于，包括一电源重置单元，具有一电阻电容电路耦接至该电源重置单元的输入端并产生一延迟输入电压，该电源重置单元根据该延迟输入电压及一第一临界电平以在其输出端输出一重置信号；一电压检测单元，检测一电源电压，根据该电源电压的电平下降一偏移电压来产生一开关信号；以及一开关单元，耦接在该电压检测单元与该电源重置单元的输入端间，根据该开关信号导通而使该电源重置单元的输入端导通至一参考电压。
2.如权利要求1所述的电源重置电路，其特征在于，该电压检测单元包括一压降单元，耦接该电源电压，将电源电压的电平下降该偏移电压以使该电压检测单元产生该开关信号；以及一缓冲器，其输入端与输出端分别耦接该压降单元与该开关单元，当该电源电压下降该偏移电压后的电平低于一第二临界电平时输出该开关信号。
3.如权利要求2所述的电源重置电路，其特征在于，该缓冲器为一第一反相器。
4.如权利要求2所述的电源重置电路，其特征在于，还包括一第一电容单元，耦接于该电源电压与该缓冲器的输入端之间。
5.如权利要求2所述的电源重置电路，其特征在于，该压降单元为一二极管元件，其中该二极管元件的阳极耦接该电源电压，该二极管元件的阴极耦接该缓冲器的输入端。
6.如权利要求5所述的电源重置电路，其特征在于，该二极管元件包括一第一晶体管，该第一晶体管的源极耦接该电源电压，该第一晶体管的漏极耦接该缓冲器，该第一晶体管的栅极与漏极相互耦接。
7.如权利要求1所述的电源重置电路，其特征在于，该开关单元包括一 N型晶体管，其栅极耦接该电压检测单元，该N型晶体管的漏极与源极分别耦接该电源重置单元与该参考电压。
8.如权利要求1所述的电源重置电路，其特征在于，该电源重置单元包括一阻抗单元，耦接于该电源电压与该电源重置单元的输入端之间；一第二电容单元，耦接于该电源重置单元的输入端与该参考电压之间，该第二电容单元与该阻抗单元形成该电阻电容电路，其中该延迟输入电压为该第二电容单元上的电压； 以及一第二反相器，其输入端与输出端分别耦接该电源重置单元的输入端与输出端，当该第二电容单元的电压低于该第一临界电平时，输出该重置信号。
9.如权利要求8所述的电源重置电路，其特征在于，该阻抗单元包括一第一延迟晶体管，该第一延迟晶体管的源极耦接该电源电压，该第一延迟晶体管的漏极耦接该第二电容单元，该第一延迟晶体管的栅极与漏极相互耦接。
10.如权利要求8所述的电源重置电路，其特征在于，该阻抗单元包括一第二延迟晶体管，该第二延迟晶体管的源极耦接该电源电压，该第二延迟晶体管的漏极耦接该第二电容单元，该第二延迟晶体管的栅极耦接该参考电压。
全文摘要
一种电源重置电路，包括一电源重置单元、一电压检测单元以及一开关单元。其中电源重置单元具有一电阻电容电路耦接至电源重置单元的输入端并产生一延迟输入电压，电源重置单元根据延迟输入电压及一第一临界电平以在其输出端输出一重置信号。电压检测单元检测一电源电压，并根据电源电压的电平下降一偏移电压来产生一开关信号。另外，开关单元耦接在电压检测单元与电源重置单元的输入端间，根据开关信号导通而使电源重置单元的输入端导通至一参考电压。
文档编号G01R19/00GK102377416SQ201010250408
公开日2012年3月14日 申请日期2010年8月6日 优先权日2010年8月6日
发明者廖俊尧 申请人:盛群半导体股份有限公司