短路虚拟架构、解内嵌的方法及装置的制作方法

专利名称：短路虚拟架构、解内嵌的方法及装置的制作方法
技术领域：
本发明涉及一种半导体装置的测试，尤其涉及一种解内嵌的方法及装置。
背景技术：
形成在半导体基板上的集成电路包括许多有源及无源组件，例如电阻器、电感器、电容器、转阻器、放大器等等。根据定义它们会呈现的(例如电阻值、电感值、电容值、增益等等)理想物理/电性特性的设计规格制造这些组件。虽然想要验证顺从特定设计规格而制造的每个组件，但是典型地，在整合到电路后，不能快速地测试各自的组件。因此，在晶片上制造个别IC组件的“独立”复制，以同样工艺以及同样物理/电性特性制造的组件；且假设“独立”复制所测量的物理/电性特性表示无测试的个别IC组件。在测试期间，“独立”复制，称为“待测装置” (DUT)，是电连接到导线头及测试垫，其又连接到外部测试装置。虽然物理/电性特性应该精确表示DUT的那些(以及个别IC组件)，测试垫以及导线头贡献物理/电性特性，称为“寄生物(parasitics)”(例如来自测试垫与导线头的电阻值、电容值以及电感值)，其提供DUT的测试的特性。借由称为“解内嵌”的工艺可取得寄生物以显现DUT的本质特性。因此，精确的解内嵌方法需要减低寄生物贡献且精确描述DUT(且最终，个别IC组件表示)固有的特性。目前，晶片上解内嵌方法称为“开路-短路”、“open-thru”，且“thru-reflect_line”( “TRL”)已经广泛用于说明寄生物,例如在高频(GHz等级)源自于测试垫及导线头的电阻值、电感值以及电容值。然而，目前解内嵌方法遭遇一些问题，例如短路过解内嵌(short over de-embedding),来自于介孔以及互连的过量寄生物贡献，以及缺少三维解内嵌能力。这些问题在高频时变得更严重，例如在接近50Ghz的频率。因此，当现有的解内嵌方法已经是适用于所要的目的，是不能完全地满足每个层面。

发明内容
为了解决现有技术的问题，本披露的一第一层面包括一短路虚拟测试架构。短路虚拟测试架构包括一接地屏蔽层，位于一基板上方；至少二信号测试垫；一信号传输线，位于该接地屏蔽层上方及二信号测试垫之间。于一实施例中，该信号传输线电耦接到该接地屏蔽层，以及其中该信号传输线的总长度小于一对应的信号传输线及一测试架构的一待测装置的一总长度。本披露的另一层面包括解内嵌的装置。解内嵌装置包括一测试架构，测试架构包括一待测装置(DUT)经由一第一传输线耦接到一左信号垫以及经由一第二传输线耦接到一右信号垫，以及一短路测试架构。短路测试架构包括一接地屏蔽层，位于一基板上；至少 二信号测试垫；以及一第三信号传输线，位于接地屏蔽层上及该二信号测试垫之间。该第三信号传输线电耦接到该接地屏蔽层，以及其中该第三传输线的总长度小于该第一传输线、该待测装置及该第二传输线的总长度。本披露的另一层面包括解内嵌的方法。解内嵌的方法包括形成一测试架构，该测试架构包括一待测装置(DUT)借由一第一传输线耦接到一左信号垫及借由一第二传输线耦接到一右信号垫；形成多个虚拟测试架构，至少一虚拟测试架构是一短路虚拟测试架构，该短路虚拟测试架构包括位于一基板上的一接地屏蔽层、至少二信号测试垫、以及位于接地屏蔽层上及该二信号测试垫之间的一第三信号传输线，其中该第三信号传输线电耦接到该接地屏蔽层，以及其中该第三传输线的总长度小于该第一传输线、该待测装置及该第二传输线的总长度；测量该测试架构及该虚拟测试架构的传输参数；以及使用该测试架构及该多个虚拟测试架构的传输参数决定该DUT的固有传输参数。本发明在高频时使能更精确的RF模式。为使本发明的上述目的、特征和优点能更明显易懂，下文特举实施例，并配合所附附图，详细说明如下。


图I为一流程图依据本披露实施例说明解内嵌的方法；图2A、图3A-图3B及图4A-图4B依据图I用于解内嵌方法的各种测试架构的俯视图；图2B依据图I用于解内嵌方法的各种测试架构的剖视图；图5A-图5B依据本发明的披露是具有插槽形态浮动遮蔽的缓波CPW传输线以及具有插槽形态接地遮蔽的缓波CPW传输线的三维附图；图6根据本发明的另一实施例说明解内嵌的方法；图7A-图7C根据本发明的实施例显示测试架构的俯视图；图8A-图8C根据本发明的实施例显示测试架构的俯视图；图9A-图9B根据本发明的实施例显示短虚拟测试架构的透视图以及剖视图；图10根据本发明的实施例说明显示要被解内嵌的测试架构的寄生物的等效电路；图11根据本发明的实施例显示取得DUT的本质特性的系统的方框图；图12根据本发明的实施例显示图11的系统的工作站的方框图；以及图13显示一双端口网络。其中，附图标记说明如下11、13、15、17、19 步骤30 待测装置；40 测试架构；44、46、48、50 测试垫；52、54 传输线；55 长度；56 长度；58A 导线；58B 导线；65 宽度；70 宽度；
75 导电层；80 介孔；85 左半架构；90 右半架构；95、100 虚拟测试架构；105 左测试垫；110 右测试垫；115 传输线；125 左测试垫；130 右测试垫；135 传输线；145 架构；160 虚拟测试架构；170 右测试垫；175 传输线；185、190、195 区段；202、204、206、208 步骤300、320、350 测试架构；302a、302b、304a、304b、306a、306b 测试垫；310、311 传输线；308、312、314、315 接地线；301 待测装置；351 接地屏蔽层；352、356 导线；400、420、450 测试架构；410、411 信号传输线；414,415 接地线；451 接地屏蔽层；452,456 导线；550 短路虚拟测试架构；551 屏蔽层；552 接地线；554 信号传输线；556、558 介孔；557 导电层；600 等效电路；602 第一端口；
604 第二端口；700 系统；
703 晶片；704、705 测试架构；706、707 探针；709 自动网络分析仪；711 工作站；715 服务器； 802 处理器；804 存储器；805 程序；806 分析仪界面；
具体实施例方式图I为一流程图依据本披露实施例说明解内嵌的方法。参考图1，方法11由步骤13开始，在步骤13，形成具有待测装置的测试架构，待测装置内嵌于测试架构中。测试架构具有左右垫耦接待测装置。待测装置将测试架构分割成左右架构。左右架构各具有固有的传输参数。方法11的步骤15形成多个虚拟测试架构。多个虚拟测试架构的每个包括左右垫。方法11的步骤17测量测试架构与虚拟测试架构的传输参数。方法11的步骤19使用左右架构的固有传输参数以及测试架构与虚拟测试架构的传输参数取得待测装置的固有传输参数。图2到图4依据图I是用于解内嵌方法的各种测试架构的俯视图及/或剖视图。参考图2A，待测装置(DUT)30内嵌于测试架构40。在本实施例中DUT30包括有源或无源射频(RF)装置。举例来说，DUT 30可能是射频集成电路(RFIC)装置。测试架构40包括测试垫44、46、48与50。测试垫44与46包括信号测试垫，且测试垫48与50包括接地测试垫。在本发明，测试垫44与48 (以及46与50)排列成接地-信号-接地(GSG)组态，接地垫48接近于信号垫44。在另一实施例中，测试架构40可能以测试垫44与48的其他组态例如接地-信号(GS)、接地-信号-接地-信号(GSGS)，及/或任何其他适当的测试组态实施。于另一实施例中，使用已知的基板-屏蔽技术设计与制造测试架构40，所以降低潜在泄漏到半导体基板(未显示)的电磁场放射。在这个屏蔽技术，测试架构40制造于基板上，且包括底金属平面(未显示)，底金属平面使用较密的介孔阵列接地以屏蔽硅基板。实施重点在于测试架构可能被视为独立网络而不会耦接到其他网络。参考图2A，信号测试垫44与46电耦接到具有长度55与56的传输线52与54。传输线52与54也耦接到DUT 30。因此，可能建立DUT 30及外部装置之间的电连接。接地测试垫48与50经由导线58互相耦合，导线58是传输线也称为接地线。接地测试垫48与接地线58提供电接地参考点给DUT 30。测试垫44与48，传输线52与54，以及接地线58，每个包括导电材料，例如铝、铜、铝铜合金、铝合金、铜合金、其他金属、多晶硅及/或其组合。在本实施例中，信号测试垫44与46以及接地测试垫48与50具有接近的维度与材料。可了解到，测试垫44、46、48与50可能耦接到外部装置例如测试器，所以可能建立DUT 03与外部装置之间的电连接。传输线52与54也分别包括宽度65与70。在本实施例中，宽度65与70都大约等于0. 4微米(um)，虽然在其他实施例中宽度65与70可能大于0. 4um。
参考图2B，说明测试架构40的剖视图。测试架构40包括耦接到DUT 30的多个导电层75与介孔80。导电层75可能也是熟知的阶层间(inter-level)金属化层,可能存在于多个半导体装置中。导电层75以及介孔80包括导电材料，例如金属，举例来说，铝、铜、铝铜合金、钨或其组合。DUT 30可能内嵌于测试架构40的导电层75的任何一个。在本实施例中，图2A中导线75与介孔80从点A到点B以耦接DUT 30到信号测试垫44的传输线52表示，且导电层75与介孔80从点C到点F以耦接到DUT 30到信号测试垫46的传输线54表示。
DUT 30有表示DUT 30的实际物理/电性特性的固有传输参数。当DUT30测量这些固有传输参数时，耦接到DUT 30的组件，例如图2A的信号垫44与46以及传输线52与54贡献寄生物，包括寄生电阻、寄生电容以及寄生电感给测量结果，因此负面地影响DUT30的测量精确度。各种“解内嵌”方法已经用于从DUT 30的测量结果取得DUT的固有传输参数。然而，当测试频率增加，耦接到DUT 30的组件的寄生贡献变大可能使得目前解内嵌方法不精确。举例来说，参考图2B，由点C到点E的电信号路径可能有一半的测试架构40的点C到点F的电信号路径的40%。对于目前解内嵌方法很难说明源自于测试架构的点C到点E的电信号路径的寄生物贡献。于其他范例中，目前盛行的解内嵌方法利用“开路短路穿越”(open-shout-through)方式,在解内嵌的一层面，DUT 30由测试架构40移除，且额外的电性短路连接(未显示)放置于测试架构的点B与点C之间。因为电性短路连接可能包括金属且可能包括电阻值与电感值，不应是解内嵌。然而，“开路-短路-穿过”解内嵌方法不会考虑这个，且有效地由测量结果解内嵌电性短路连接。因此，DUT30使用“开路-短路-穿过”解内嵌方法取得的固有传输参数不会很精确。这现象称为“短路过度解内嵌”(short over de-embedding),意指在解内嵌期间所移除的电阻值与电感值大于应该已经被移除的正确数值。在高频时“短路过度解内嵌”问题变得特别显著，举例来说，在频率大于等于50GHz时。当电性短路连接变长时“短路过度解内嵌”问题也变更糟。为了克服目前解内嵌方法的限制，目前实施例利用多重测试架构取得DUT 30的固有传输参数精确结果。这些多重测试架构的一个是测试架构40。参考图2A，DUT 30分割测试架构40成为一左半架构85以及一右半架构90。左半架构85有寄生物贡献，可能根据固有传输参数描述，可能以ABCD矩阵表示(又称为传输矩阵)[左_右]，且右半架构90具有寄生物贡献，可能以固有传输参数描述，可能以ABCD矩阵[右_左]表示。通常，ABCD矩阵可由双端口网络取得，例如图13所示的双端口网络。AB⑶矩阵根据总电压及电流定义V1 = A*V2+B*I2I1 = C*V2+D*I2V1与V2分别是双端口网络的输入与输出电压，且I1与I2分别是双端口网络的输入与输出电流。因此，A、B、C、D是双端口网络的AB⑶矩阵的元件，A、B、C、D特征化输入电压V1、输出电压V2、输入电流I1与输出电流I2之间的关系。上述方程式排列成矩阵形式，ABCD矩阵成为
Y1] 「」Blv'=
W Lc DlI2]AB⑶矩阵可能也称为传输矩阵，或双端口网络的传输参数。AB⑶矩阵的特征在于计算二或更多串接的双端口网络的ABCD矩阵，每个网络的各别ABCD矩阵是多重的。同样地，移除与其他双端口网络串接的双端口网络的ABCD矩阵贡献，网络的反矩阵是多重的。ABCD矩阵的另一特征是可借由测量双端口网络的散布参数(S-参数)取得，且数学地转换S-参数测量结果成为AB⑶矩阵(更进一步的AB⑶矩阵的细节讨论，参考David M. Pozar所著作的“Microwave Engineering第2版”第206-208页)。在实施例中，传输线52的长度55接近传输线54的长度56。测试垫44、46、48与50都有大约同样维度且包括同样材料。因此，在实施例中，可能被认为左半架构85几乎对称于右半架构90。换言之，测试架构40是对称测试架构。因为信号测试垫44与接地测试垫48位于图2的DUT 30的左方，它们可能分别称为左信号测试垫44与左接地测试垫48。同样地，信号测试垫46与接地测试垫50可能分别称为右信号测试垫46与右接地测试垫50。左信号测试垫44与左接地测试垫48的固有传输参数(表示寄生物贡献)可能以AB⑶矩阵[P_left]表示，且右信号测试垫46与右接地测试垫50的固有传输参数可能以AB⑶矩阵[P_right]表示。可了解到，[P_left]与[P_right]考虑垫与互连之间的电位不连续。在实施例中，因为所有测试垫44、46、48与50有类似维度且包括近似材料，[P_left]近似于[P_right],且[P_left]与[P_right]可能都称为[Pad]。可了解到在另一实施例中，[P_left]可能近似于[P_right]。测试垫44、46、48与50可能耦接到测试器，所以整体测试架构40的传输参数可能由测量结果取得。举例来说，使用仪器，例如网络分析仪，测试架构40的特性可能根据S-参数测量到。这些S-参数测量结果可能转换到AB⑶矩阵形式，以[A’ ]表示。DUT 30的固有传输参数称为[A]。可了解到DUT 30的固有传输参数[A]可能借由拿取测试架构的测量的传输参数[A’ ]取得，且由测量的传输参数[A’ ]移除(或撷取出)左半架构85与右半架构90的固有传输参数(或寄生效应)。数学上地，可描述成[A] = [LeftJialfir1*[A，]*[Rightjialf]-1 方程式 I[LeftJialfir1 与[RightJialfF1 分别是[Left_half]与[Right_half]的反矩阵。因为[A’ ]可快速地由测试架构40的测量结果取得，只需要解开[Left_half]与[Right_half]以计算[A]，且因此精确地解内嵌在测试架构40以外的DUT 30。在图2A，可见到左半架构85包括左测试垫44、48与传输线52、58A以及右半架构包括右测试垫46、50与传输线54、58B。因此，左半架构85的传输参数可能借由串接垫44、48的传输参数与传输线52、58A的传输参数取得，且借由串接垫46、50的传输参数与传输线54、58B的传输参数取得右半架构90的传输参数。在AB⑶矩阵形式的传输线52与58A的传输参数是[Thru_left]，且在AB⑶矩阵形式的传输线54与58B的传输参数是[Thru_right]。因此，可得到以下方程式[Left_half] = [P_left] * [Thru_left]方程式 2[Right_half] = [P_right] * [Thru_right] 方程式 3因此，方程式I也可能写成[A] = [P_left]-1*[ThruJeftiT1*[A，]*[Thru_right][P_right] 参考图3A与图3B，说明虚拟测试架构95以及虚拟测试架构100。于一实施例中，使用上述基板-屏蔽的技术设计与制造图3A中的虚拟测试架构95。虚拟测试架构95包括左测试垫105与右测试垫110，排列成GSG组态且借由长度120与宽度122的传输线耦接一起。在实施例中，长度120大于300um，举例来说500um，且宽度122是大约0. 4um,虽然在其他实施例中，宽度122可能大于0. 4um。传输线115的寄生物贡献可能以固有传输参数描述且可能以AB⑶矩阵[M_l]表示。在本实施例中，左测试垫105以及右测试垫110的维度及材料与图2A的测试架构40的测试垫44、46、48与50的维度及材料近似。因此，左测试垫105与右测试垫110的传输参数(或寄生物贡献)分别近似于[P_left]与[P_right]，(在本实施例中两者近似)。在实施例中，使用上述基板屏蔽技术设计与制造图3B的虚拟测试架构100。虚拟测试架构包括左测试垫125与右测试垫130，其以GSG组态排列且借由长度140与宽度142的传输线135耦合一起。在实施例中，传输线115的长度120大约500um，传输线135的长度140大约lOOOum。传输线135的寄生物贡献可能以固有传输参数描述，且以AB⑶矩阵[M_21]表示。在本实施例中，左测试垫125与右测试垫130的维度与材料近似于图2A的测试架构40的测试垫44、46、48与50的维度及材料。因此，左测试垫125与右测试垫130 的传输参数(或寄生物贡献)分别近似于[P_left]与[P_right]。传输线135的长度140约传输线115的长度120的N倍数。在本实施例中，N = 2，意指传输线135的长度140大约是传输线115的长度120的两倍。众所皆知，AB⑶矩阵可能是串接的。因此，传输线135的传输参数[M_21]大约等于[M_1]*[M_1]。虚拟测试架构95的测试垫105与110可能耦接到外部测试设备所以可能测量虚拟测试架构95的传输参数。可能使用S-参数执行传输参数的测量，测量结果可能转换成ABCD矩阵格式，所以可以取得描述成[TL_11]的虚拟测试架构95的测量的传输参数(ABCD矩阵形式)。同样地，可能取得ABCD矩阵形式的虚拟测试装置100的传输参数且描述成[TL_12]。可得到以下方程式[TL_11] = [P_left] * [M_l] * [P_right](方程式 4)[TL_12] = [P_left] * [M_21] * [P_right]= [P_left] * [M_l] * [M_l] * [P_right] (方程式 5)经由上述的方程式的数学运算，[P_left]或[P_right]与[M_l]可能以下列方程式描述[P_left]*[P_right] = [TL_11]*[TL_12]^[TL_11](方程式 6)[M_l] = [P_left]_1*[TL_ll]*[P_right]_1(方程式 7)因为[TL_11]与[TL_12]由测量结果取得，所以可精确地计算[P_left]、[P_right]与[M_l] o于一实施例中，计算[P_left]与[P_right]的以下结果[PJeft]- c/^l + ^A + Dy2) 1 +BC/2(1 +A +D)/2)_ (方,王式 8)
[l + BC/2(l + (A + D)/2) B/2]C/(l + (^^)/2) I 方程式9)其中A、B、C与D表示测试架构40的AB⑶矩阵的元素。可能借由测量测试架构40的S-参数取得AB⑶参数,且数学上地转换三个S-参数成为AB⑶参数。如前述，[P_left]表示左测试垫105、125、44与48的一个的固有传输参数(或寄生物贡献)。[P_right]表示右测试垫110、130、46与50的一个的固有传输参数(或寄生物贡献)。[M_l]表示传输线长度近似于传输线115的长度120的固有传输参数(或寄生物贡献)。使用方程式8与9,也可计算[Thru_left]与[Thru_right]。之后,使用方程式2与3计算[Left_half]与[Right_half]。于一实施例中，传输线52与54的长度55与56分别近似于传输线115的长度120。因此，[Thru_left]与[Thru_right]近似于[M_l]。因为可使用方程式4-9计算[M_l],也可能取得[Thru_left]与[Thru_right]。此外，与传输线115串接的左测试垫105固有传输参数可能以AB⑶矩阵模式描述成[TL_left]。也可借由将测量传输参数[TL_11]乘以[Pjightr1得到[TL_leftl]，因为[TL_leftl]表示与没有右测试垫110的虚拟测试架构95 —样的架构45的固有传输参数。基于说明理由，以箭头及虚线划在虚 拟测试架构95呈现出表示[TL_leftl]的架构。同样地，与传输线135串接的左测试垫125的固有传输参数表示与没有右测试垫130的虚拟测试架构100相同的架构150的传输参数[TL_left2]。基于说明目的，以箭头及虚线划在虚拟测试架构100呈现出表示[TL_left2]的架构。借由将测量的传输参数[TL_12]乘以[P_right]—1 取得[TL_left2],其中[P—ightF1 表示[P_right]的反矩阵。参考图4A，说明虚拟测试架构160。在实施例中，使用上述基板-屏蔽的技术设计与制造虚拟测试架构160。虚拟测试架构160包括左测试垫165与右测试垫170，其以GSG组态排列且借由长度180与宽度182的传输线175耦合一起。在实施例中，宽度182大约0. 4um，虽然在其他实施例中，宽度182可能大于0. 4um。测试垫165与170可能耦接到外部测试器取得整体虚拟测试架构160的传输参数的测量结果。举例来说，可能测量S-参数且转换到ABCD矩阵[THRU]，其中[THRU]表示整体虚拟测试架构160的传输参数(或寄生物贡献)。传输线可能观念上分解成三个区段-区段185、区段190与区段195。在本实施例中，区段185的长度近似于图3A的虚拟测试架构95的传输线115的长度120。在另一实施例中，区段185的长度近似于图3B的虚拟测试架构100的传输线135的长度140。参考图4A，区段190的长度大约近似于图2A的测试架构40的传输线52的长度55，且区段195的长度近似于测试架构40的传输线54的长度56。因此，传输线175的长度180近似于长度120、长度55与长度56的总合。此外，虚拟测试架构160可能观念上分解成说明于图4B的以下架构图3A的架构145(没有右垫110的虚拟测试架构95)、在图2A没有左垫44与48的左半架构85，以及图2A右半架构90。数学上，可用以下公式描述分解[THRU] = [TL_leftl] * [Left_half] * [P_left][Right_half](方程式 10)从虚拟测试架构160的测量结果可快速取得[THRU]，且可使用虚拟测试架构95与100以及使用数学运算计算[P_left]，且可将[P_left]计算成[TL_11]* [pjightr1或[P_left]*[M_l]。因此，可能解开[Left_half]与[Right_half]。因为取得[Left_half]与[Right_half],使用方程式1，其中[A] = [Left_halfrMA’hERightJmlfr1，可以解开[A] (DUT 30的固有传输参数)。解开的DUT 30的固有传输参数表示DUT 30的实际传输特性，无关于耦接DUT 30到外部装置的垫与传输线的寄生物贡献。使用测试架构40、95、100与160，以下动作的顺序总合解内嵌的总结I)测量长度120的传输线115、长度140的传输线135、测试架构160以及测试架
构的散射矩阵。2)转换传输长度115与135以及测试架构160与40的散射矩阵分别为AB⑶矩阵[M_l]、[M_21]、[THRU]与[A]。
3)计算作测测试垫44、48与右侧测试垫46、50的ABCD矩阵以分别求得[P_left]与[P_right]。
4)计算传输线52与54的ABO)矩阵以分别求得[Thru_left]与[Thru_right]。5)计算ABCD矩阵[A]以求得DUT 30的固有传输参数。在本实施例中，测试架构40、95、100与160形成于同样半导体晶片上。于本实施例中使用同样技术与工艺(举例来说，65nm RF-CMOS技术)制造测试架构40、95、100与160。可了解到，DUT 30可能随着测试架构形成而形成。在另一实施例中，可能使用不同工艺制造测试架构40、95、100与160且形成于不同的晶片。可了解到，测试架构40、95、100与160可能有三维架构。在一些实施例中，寄生物成分例如需要解内嵌的传输线及/或垫可能不会位于同样平面的阶层。举例来说，如图2B所说明的，由点D到点F的传输沿着X轴延伸，而由点C到点D的介孔与金属层不仅沿着X轴延伸且沿着Y轴延伸。因为由点D到点F的传输线也具有宽度(无法由图2B观察到但可由图2A观察到)，由点D到点F的传输线已经是二维特征。因为由点C到点F(传输线54)的传输线包括额外维度(Y轴)，传输线54是三维特征。传统解内嵌方法很难解内嵌三维特征，例如图2B显示的传输线54，但可使用上述方法与架构克服这样的难度。在一些实施例中，共平面波导(CPW)用在测试架构40、95、100与160的各种传输线。如前述，半导体装置可能包括多个阶层间金属化层。这些CPW特征可能放至于阶层间金属化层的任何一层。测量(例如S-参数)可能直接在CPW特征上执行以防止专用的解内嵌虚拟架构(例如测试架构40)的测量的寄生物之间的布局误匹配。这技术允许更精确的传输线模型。举例来说，表I，列出数个可使用的不同形态的传输线。表I
传输线形态金属屏蔽层线长线宽j屏蔽
_____I形态
CPW__OPW__没有线屏蔽__
FSCPWl 浮接慢波 CPW M9，M7 O.lum O.lum 浮接 FSCPW2 浮接慢波 CPW M9,M7 O.lum 0.9um 浮接 FSCPW3 浮接慢波 CPW M9,M2 O.lum O.lum 浮接 GSCPWl 接地慢波 CPW M9,M2 O.lum O.lum 接地 GSCPW2 接地慢波 CPW M9，M7 O.lum 0.9um 接地 GSCPW3 I 接地慢波 CPW I M9，M2G.lumO.lum | 接地在表I的CPW是没有屏蔽的共平面波导传输线，FSCPW1-FSCPW3是具有插槽形态浮接屏蔽的传输线，且GSCPW1-GSCPW3是具有插槽形态接地屏蔽的传输线。参考图5A与图5B,说明具有插槽形态浮接屏蔽的慢波CPW传输线及具有插槽形态接地屏蔽的慢波CPW传输线的立体图。在图5A，可能以周期性地位于CPW架构上或下的插槽形态浮接屏蔽设计具有插槽形态浮接屏蔽的慢波CPW传输线，且插槽形态浮接屏蔽被反向定位到CPW架构。在一实施例中，对于表I的所有传输线，CPW架构形成在第八层金属层(M8)，且插槽形态屏蔽建立在第七(M7)或第二(M2)金属层。架构的CPW部分有10/um/10um的信号/接地线宽度，信号与接地线之间有20um间隔。上线屏蔽具有2um的固定线长度(SL)以及2um固定长度间隔(SS)，且下线屏蔽具有可变SL与可变SS。SL可能设计成是最小长度以达到具有最小化润电流损失的高性能。在M7与M2的最小长度是65nmCMOS技术的0. lum。下插槽形态浮接屏蔽用以下空间分隔设计⑴在M7的SL是0. lum，且伴随的SS是0. Ium或0. 9um，以及
(2)在M2的SL是0. Ium 且伴随的SS是0. lum. um.在图5B，对于接地慢波CPW传输线，以类似于上述具有浮接屏蔽的慢波CPW传输线的架构设计，但是插槽形态屏蔽连接到接地。在一实施例中，上述所有测试架构有同样500um的长度与80um的宽度。参考图6，根据披露的实施例说明解内嵌200的方法。方法200由步骤202开始，在步骤202，形成测试架构，包括被测试装置(DUT)的测试架构借由第一传输耦接到左信号垫，且借由第二传输线耦接到右线信号垫。在步骤204，形成多个虚拟测试架构，至少一个虚拟测试架构是短虚拟测试架构。形成短虚拟测试架构以包括接地屏蔽层在基板上方，至少二信号测试垫，且第三信号传输线设置于接地屏蔽层上方且介于二信号测试垫之间。第三信号传输线电耦接到接地屏蔽层，且总长度小于第一传输线、DUT与第二传输线的总长度。根据披露的实施例，第三信号传输线可能形成于接地屏蔽层上方，第三信号传输线可能形成到大约第一传输线与第二传输线的组合长度的总长度，及/或第三信号传输线可能形成为包括多个介孔与多个导电层，其中第三信号传输线借由至少一个介孔电耦接到接地屏蔽层。在步骤206，测量测试架构及包括短虚拟测试架构的虚拟测试架构的传输参数。方法还包括使用测试架构以及多个虚拟测试架构的传输参数决定DUT的固有传输参数。根据本披露的各种实施例，可能使用开路-短路解内嵌技术、开路-短路-穿过解内嵌技术或各种其他解内嵌技术结合本披露的有用的短虚拟测试架构决定DUT的固有传输参数。各种解内嵌技术描述于美国专利申请案US 12/037333，上述所列的专利参考文献全体均引用作为本说明书的揭示内容。参考图7A到图7C以及图8A到图8C，根据本披露的实施例说明各种对应的测试架构300、320、350与400、420、450的俯视图。参考图9A与图9B，分别根据披露的实施例说明短虚拟测试架构的透视图与剖视图。在实施例中，这些测试架构可能用于图6的解内嵌方法。图7A与图8A分别说明测试架构300与400的俯视图，待测装置301与401分别内嵌于测试架构。测试架构300与400可能类似于图2A-图2B的测试架构400，且可能包括具有类似功能的类似元件。在实施例中，DUTs301与401可能包括有源或无源射频(RF)装置。举例来说，DUT可能是射频集成电路(RFIC)装置。测试装置300与400包括测试电302a与302b、304与304b，以及306a与306b。测试垫304a、304b包括信号测试垫，且测试垫302a、302b以及306a、306b包括接地测试垫。在本实施例中，测试垫302a、304a、306a与302b、304b及306b分别排列在接地-信号-接地(GSG)组态，其中接地测试垫302a、302b与306a、306b接近信号测试垫304a、304b。在另一实施例中，测试架构300与400可能以测试垫的其他组态实施，例如接地-信号(G-S)、接地-信号-接地-信号-接地(GSGSG)及/或其他适合的测试组态。在图7A，信号测试垫304a与304b分别电耦接到传输线310与311。传输线310与311也耦接到DUT 30。因此，可能建立DUT 301与外部装置之间的电连接。传输线310、311可能也成为信号传输线或信号脚。接地测试垫302a与302b以及接地测试垫306a与306b经由导线308与312互相耦接，传输线也可能称为接地线或接地脚。接地测试垫302a、302b与306a,306b以及接地线308、312、314、315提供DUT 301的电接地参考点。测试垫302a-306a与302b_306b、传输线310与311以及接地线308、312、314与315包括导电材料，例如铝、铜、铝-铜合金、铝合金、铜合金、其他金属、多晶硅及/或其组合。在实施例中，信号测试垫及接地测试垫可能有近似的维度与材料。可了解到测试垫302a-306a与302b_306b可能耦接到外部装置，例如测试器，所以可能建立DUT 301与外端口装置之间电连接。传输线10与311可能分别包括部分310a、310b及311a、311b，部分310a、311a相邻于信号测试电304a、304b，且部分310b、311b相邻DUT 301。在实施例中，部分310a与311a可能宽度大于部分310b与311b。同样地，在图8A，信号测试垫304a与304b分别电耦接到传输线410与411。传输线410与411也耦接到DUT 30。因此，可能建立DUT 401与外部装置之间的电连接。传输线410、411可能也成为信号传输线或信号脚。接地测试垫302a与302b以及接地测试垫306a与306b经由导线308与312互相耦接，传输线也可能称为接地线或接地脚。接地测试垫302a、302b与306a、306b以及接地线308、312、414、415提供DUT 401的电接地参考点。测试垫302a-306a与302b_306b、传输线410与411以及接地线308、312、414与415包括导电材料，例如铝、铜、铝-铜合金、铝合金、铜合金、其他金属、多晶硅及/或其组合。在实施例中，信号测试垫及接地测试垫可能有近似的维度与材料。可了解到测试垫302a-306a与302b-306b可能耦接到外部装置，例如测试器，所以可能建立DUT 401与外端口装置之间电连接。传输线410与411可能分别包括部分410a、410b及411a、411b，部分410a、411a相邻于信号测试电304a、304b,且部分410b,411b相邻DUT 401。在实施例中，部分410a与411a可能宽度大于部分410b与411b。除了耦接到DUT的信号测试垫的对应传输线之DUT几何与长度之外，测试架构300与400类似。在本实施例中，相对y方向，在X方向的DUT 301较长(图7A)，且相对x方向，在y方向的DUT 401较长(图8A)。因此，根据实施例，传输线410、411的长度大于传输线310、311的长度。在图7A与图8A，传输线310与410介于平面A与B之间，DUT 301与401介于平面B与C之间，且传输线411与411介于平面C与F之间。在这两个案例，使用传统短路虚拟测试架构可能在X方向或y方向发生解内嵌错误。DUT 301与401有表示DUT的实际物理/电性特性的固有传输参数。当DUT 301或401测量这些固有传输参数，耦接到DUT 301或401的组件，例如信号测试垫(例如302a-306a与302b-306b)以及传输线(例如310、311与410、411)贡献包括寄生电阻、寄生电容与寄生电感的寄生物到测量结果，因此负面地影响DUT的测量的精确度。因此，各种“解内嵌”方法已经用于由DUT测量结果撷取DUT的固有传输参数。然而，当测试频率增加， 耦接到DUT的组件的寄生物贡献变大，可能使得电流解内嵌方法不精确。举例来说，盛行的电流解内嵌方法利用“开路-短路-穿过”方式，在解内嵌的一层面，DUT是由测试架构移除，且额外电性短路连接放置于测试架构的平面B与平面C之间。因为电短路连接可能包括金属且可能包括电阻与电感，应该不会被解内嵌。然而，“开路-短路-穿过”解内嵌方法不会考虑这个且有效地解内嵌来自测量结果的电性短路连接。因此，使用“开路-短路-穿过”解内嵌方法取得DUT的固有传输参数是比较不精确的。这种现象称为“短路过度解内嵌”，意指在解内嵌期间移除的电阻值与电感值高于应该已经被移除的正确数值。在高频时“短路过度解内嵌”问题变得特别显著，举例来说，在频率等于大于50GHz时。当电性短路连接变得更长时”，解内嵌的短路”问题也变得更糟糕。为了克服典型解内嵌方法的限制，本实施例使用包括有利的短路虚拟测试架构之多重测试架构取得DUT 301、401的固有传输参数的精确结果。这些多重测试架构可能包括以下或上述的测试架构300、320、350、400、420、450与500。图7B说明对应具有DUT 301的测试架构300的开路虚拟测试架构320，且图8B说 明对应具有DUT 401的测试架构400的开路虚拟测试架构420。开路虚拟测试架构320与420包括与上述关联图7A与图8A的类似架构与类似功能之类似的接地测试垫、信号测试垫以及接地线。然而DUT 301与401分别由开路虚拟测试架构320与420移除以形成310、311与410、411的传输线之间的间隙，借此，形成包括线310与311的开路信号传输线。图7C与图8C根据本披露的各个层面说明对应测试架构300与400的有效短虚拟测试架构350与450的俯视图。图9A与图9B说明对应测试架构300或400的短路虚拟测试架构550的透视图与剖视图。短路虚拟测试架构350、405、550包括在基板上方的接地屏蔽层351、451、551。图7C的短路虚拟测试架构350还包括至少二信号测试垫304a、304b以及在接地屏蔽层350与二信号测试垫304a、304b之间的信号传输线354。图8c的短路虚拟测试架构450还包括至少二信号测试垫304a、304b与在接地屏蔽层451上方与二信号测试垫304a、304b之间的信号传输线454，其中信号传输线电耦接到接地屏蔽层451。图9A-图9B的短路虚拟测试架构550还包括至少二信号测试垫304a、304b以及在接地屏蔽层551上方与二信号测试垫304a,304b之间的信号传输线554，其中信号传输线554电耦接到接地屏蔽层551。根据本发明的各种层面，接地屏蔽层351、451、551可能包括金属例如铝或铜且可能有各种宽度与厚度。根据一实施例，接地屏蔽层351、451、551位于信号传输线与接地线的整体长度之下。换言之，根据本披露的各种层面，信号传输线354、454、554可能分别设置于接地屏蔽层351、451、551上方。有利的是，在一实施例中，使用这样一个基板-屏蔽技术设计与制造短路虚拟测试架构350、450、550，所以降低泄漏到半导体基板(未显示)的潜在电磁场放射。借由基板屏蔽技术，短路虚拟测试架构350、450、550制造于基板上，且包括接地到屏蔽硅基板的底部金属平面。实施的特征在于测试架构350、450、550可能认为是独立网络而不用耦接到其他网络。此外，因为借由接地屏蔽层屏蔽基板，没有基板网络增加到解内嵌等效电路，同时简化等效电路以及解内嵌方法。此外，如图7A、图7C以及图8A、图8C以及图9A、图9B所示，根据披露的实施例，短虚拟测试架构350、450、550的信号传输线354、454、554的每个的总长度小于对应信号传输线与测试架构的待测装置(DUT)的总长度。举例来说，在短路虚拟测试架构350的平面A与F之间的信号传输线354的长度小于传输线310、311与测试架构300 (图7A、图7C)的平面A与F之间的DUT 301的总长度。同样地，短路虚拟测试架构的平面A与F之间的信号传输线454的长度小于传输线410、411与测试架构400 (图8A、图8C)的平面A与F之间的DUT 401的总长度。此外，如图7A、图7C与图8A、图8C与图9A、图9B所示，根据披露的实施例，短路虚拟测试架构350、450、550的信号传输线354、454、554的总长度大约是耦接测试架构的待测装置(DUT)的第一传输线与第二传输线的组合长度。举例来说，短路虚拟测试架构350的平面A与平面F传输线354的长度大约是测试架构(图7A、图7C)的平面A与B之间的传输线310与平面C与F之间的传输线311的组合长度。于一实施例中，传输线354可能包括上述关联图7A的部分310a、310b、311a与311b。同样地，短路虚拟测试架构450的平面A与F之间的信号传输长度454的长度大约是测试架构(图8A、图8C)的平面A与B之间的传输线410与平面C与F(也即没有DUT401)之间的传输线411的组合长度。于一实施例中，传输线可能包括上述关联图8A的部分410a、410b、411a与411b。类似于上述先前测试架构所述，短路虚拟测试架构350、450、550每个都包括测试 垫302a与302b、304a与304，以及306a与306b。测试垫304a、304b包括信号测试垫，且测试垫302a、302b与306a、306b包括接地测试垫。在本实施例中，测试垫302a、304a、306a与302b,304b与306b分别排列成接地-信号-接地(GSG)组态，其中接地测试垫302a、302b与306a、306b接近信号测试垫304a、304b。于另一实施例中，测试架构350、450、550可能以测试垫的其他组态实施，例如接地-信号(GS)、接地-信号-接地-信号-接地(GSGSG)，及/或任何适当的测试组态。在图7C，信号测试垫304a与304b经由传输限354互相电性耦接。接地测试垫302a与302b以及接地测试垫306a与306b分别经由也是传输线的导线352与356互相耦接，且可能称为接地线。接地测试垫302a、302b与306a、306b以及接地线352、356提供垫性接地参考点。测试垫302a-306a与302b_306b、传输线354、以及接地线352、356可能都包括导电材料，例如铝、铜、铝铜合金、铝合金、铜合金、其他金属、多晶硅及/或其组合。在本实施例中，信号测试垫及接地测试垫可能有类似的维度及材料。可了解到测试垫302a-306a与302b-306b可能耦接到外部装置，例如测试器，所以可能决定短路虚拟测试架构350的测量。同样地，在图SC，信号测试垫304a与304b经由传输限454互相电性耦接。接地测试垫302a与302b以及接地测试垫306a与306b分别经由也是传输线的导线452与456互相耦接，且可称为接地线。接地测试垫302a、302b与306a、306b以及接地线452、456提供垫性接地参考点。测试垫302a-306a与302b_306b、传输线454、以及接地线452、456可能都包括导电材料，例如铝、铜、铝铜合金、铝合金、铜合金、其他金属、多晶硅及/或其组合。在本实施例中，信号测试垫及接地测试垫可能有类似的维度及材料。可了解到测试垫302a-306a与302b-306b可能耦接到外部装置，例如测试器，所以可能决定短路虚拟测试架构450的测量。同样地，在图9A-图9B，信号测试垫304a与304b经由传输限554互相电性耦接。接地测试垫302a与302b以及接地测试垫306a与306b分别经由也是传输线的导线(例如线452)与456互相耦接，且可能称为接地线或接地脚。接地测试垫302a、302b与306a、306b以及接地线(例如线)552提供电性接地参考点。测试垫302a-306a与302b-306b、传输线554、以及接地线(例如线552)可能都包括导电材料，例如铝、铜、铝铜合金、铝合金、铜合金、其他金属、多晶硅及/或其组合。在本实施例中，信号测试垫及接地测试垫可能有类似的维度及材料。可了解到测试垫302a-306a与302b_306b可能耦接到外部装置，例如测试器，所以可能决定短路虚拟测试架构550的测量。在图9A-图9B更进一步说明，短路虚拟测试架构的信号传输线554包括多个介孔556与558，以及在屏蔽层551上方的多个导电层554 (包括导电层554a、554b、554c)以及557，所有元件都在基板500上方。导电层可能是众所皆知的存在多个半导体装置的阶层间(inter-level)金属化层。在一实施例中，导电层以及介孔包括导电材料，例如金属，举例来说，铝、铜、铝铜合金、钨或其组合。在一实施例中，导电层554b借由至少一介孔558电耦接到接地屏蔽层551，借此经由导电层557与介孔556电性耦接导电层554a、554c到接地屏蔽层551。导电层554与557可能有各种宽度与厚度。虽然三金属层557显示于图9B，但是信号传输线554没有限制于这样的数目，且可能更多或更少 金属层557 (以及对应的介孔)。换言之，各种阶层的导电层可能包括信号传输线554。根据披露的实施例，接地线(例如552)以及接地测试垫302a、302b与306a、306b
都包括借由介孔耦接的多个金属层。多个金属层的一个可能包括在中间金属层上的上金属层。根据披露的另一层面，接地线及/或接地测试垫的底金属层可能电耦接到接地屏蔽层551。在一实施例中，基板500是半导体基板，且可能包括硅，或可能包括硅锗、砷化镓、或其他适当的半导体材料。基板可能还包括参杂的有源区域以及其他特征，例如埋层及/或外延层(epitaxy layer)。此外,基板可能是绝缘上覆半导体,例如绝缘层上覆娃(SOI)。在其他实施例中，半导体基板可能包括参杂的外延层、梯度(gradient)半导体层及/或可能还包括半导体层覆盖不同形态的其他半导体层，例如硅锗层上覆硅。在其他实施例中，复合半导体基板可能包括多层硅架构或一硅基板可能包括多层复合半导体架构。有源区域可能组态成NMOS装置(例如nFET)或PMOS装置(例如pFET)。半导体基板可能包括在先前工艺步骤期间形成或可能在以后工艺步骤形成的下方层、装置、结及其他特征(未显示)。虽然未显不,在范例中，介电层,例如氧化层可能沉积于传输线导电层、介孔之间及/或基板与接地屏蔽层551之间。于一实施例中，测试架构300、320、350、400、4720、450及/或550形成于同样半导体晶片。也可能使用同样技术及工艺(举例来说，65nmRF-CM0S技术)制造测试架构。可了解到，DUT可能随着测试架构的形成而形成。在另一实施例中，可能使用不同工艺制造测试架构及/或形成于不同晶片。有利的是，传统的短路虚拟测试架构的X或y方向的多余的金属线被移除，且保留的传输线被结合以降低信号及接地线的传输线长度，借此形成具有接地屏蔽层在基板上的改良的短路虚拟测试架构以实质上地降低在X及/或y方向的过度解内嵌。参考图10，根据披露的实施例，等效电路600显示测试架构(例如测试架构300、400)的寄生效应以被解内嵌。YpY2与Y3分别表示第一端口 602 (例如输入端口)的垫与接地屏蔽之间、第二端口 604(例如输出端口)的垫与接地屏蔽之间，以及第一端口与第二端口之间的耦合电容Q、C2与C3。Y4、Y5与Y6分别表示左信号脚(例如信号传输线310、410)与接地屏蔽之间、右信号脚(例如信号传输线311、411)的垫与接地屏蔽之间，以及左信号脚与右信号脚之间的耦合电容(；、(5与C6。Z1与Z2表示来自第一端口 602与第二端口 604的左信号脚与右信号脚串联阻抗，且Z3表示连接到接地的接地脚的串联阻抗。
根据实施例，电容(Cn)可取自开路虚拟测量以及垫的面积比例(Ax/Ay+Az))以及互连接，且电阻(Rn)以及电感(Ln)可能取自开路与短路虚拟测量的矩阵操作，利用以下所示的范例方程式。[YJ与[Ys]分别表示开路虚拟测试架构与短路虚拟测试架构的Y参数。CAC4= (l/ω) imag(Y110+Y120)C2+C5 = (l/ω) imag(Y220+Y120)C1 = (CJC4) *Α/ (AjA4)C4 = ((^+C4) *Α4/ (A1+A4)C2 = (C2+C5) *Α2/ (A2+A5)C4 = (C2+C5) *Α5/ (Α2+Α5)C3 = C6 = O. 5* (-1/ω) imag (Y120)Zso =(Ys-Y0)-1R1 = real (Znso-Z12so)L1 = (I/ω) imag(Znso-Z12so)R2 — real (Z22so-Z12sq)L2 = (I/ω) image (Z22so-Z12so)R3 = real (Z12so)L3 = (l/ω) image (Z12so)参考图11，根据披露的实施例，方框图描述取得DUT的固有特性的系统700。DUT位于制造于晶片703的基板的测试架构705。测试架构704 (例如短路虚拟测试设备)也位于晶片703上。探针706与707用于由架构704与架构705取得S参数资料。探针操作成耦接到校正的自动网络分析仪709。借由工作站711的软件控制网络分析仪709。软件可能由工作站711的服务器715的储存媒体(例如硬盘)下载。在其他实施例中，软件可能位于个人计算机系统的硬盘或由可移除媒体(例如CD-Rom)下载。工作站711执行软件去控制分析仪709，借此执行一或更多在此描述的方法。图12根据披露的实施例说明工作站711的方框图。工作站711包括处理器802、存储器804以及分析仪界面806。处理器802可存取存储器804。此外，分析仪界面806连接到处理器802。处理器802可以是微处理器、控制器或其他可以执行一系列指令的处理器。存储器是计算机可读取媒体，例如随机存取存储器(RAM)、非挥发存储器，例如快闪存储器或硬盘及其类似物。存储器804储存包括一组操作处理器802的指令以实施在此披露的一或更多方法。举例来说，程序805可能操作处理器802控制分析仪界面806且可能用于储存资料，包括测试结果。借由分析仪界面806，处理器802控制分析仪709 (图11)决定待测装置的固有特性，如所述的。固有特性可储存在存储器804。将可认知到其他形态的系统可用于其他实施例以执行一或更多在此描述的方法。本披露提供各种有用的解内嵌的方法与装置。本披露的较广形式包括短路虚拟测试架构。短路虚拟测试架构包括基板上方的接地屏蔽层、至少二信号测试垫以及在接地屏蔽层上方且在二信号测试垫之间的信号传输线，其中信号传输线电耦接到接地屏蔽层。于一实施例中，信号传输线的长度小于对应的信号传输线与测试装置的待测装置的总长度。 本披露的另一形式包括解内嵌的装置，解内嵌装置包括测试架构，测试架构包括借由第一传输线耦接左信号垫以及借由第二传输线耦接到右信号垫的待测装置(DUT)，以及短路虚拟测试架构。短路虚拟测试架构包括在基板上方的接地屏蔽层、至少二信号测试垫以及在接地屏蔽层与二信号测试垫之间的第三信号传输线。第三信号传输线电耦接到接地屏蔽层且总长度小于第一传输线、DUT以及第二传输线的总长度。本披露的另一广义形式包括解内嵌的方法，解内嵌方法包括形成测试架构，测试架构包括借由第一传输线耦接左信号垫以及借由第二传输线耦接到右信号垫的待测装置(DUT)，以及形成多个虚拟测试架构。至少一个虚拟测试架构是短路虚拟测试架构，短路虚拟测试架构包括在基板上方的接地屏蔽层、至少二信号测试垫以及在接地屏蔽层与二信号 测试垫之间的第三信号传输线，其中第三信号传输线电耦接到接地屏蔽层且总长度小于第一传输线、DUT以及第二传输线的总长度。方法还包括测量测试架构以及包括短路虚拟测试架构的虚拟测试架构的传输参数，且使用测试架构与包括短路虚拟测试架构的多个虚拟测试架构的传输参数决定DUT的固有传输参数。有利的是，传统的短路虚拟测试架构的X或y方向的多余的金属线被移除，且保留的传输线被结合以降低信号及接地线的传输线长度，借此形成具有接地屏蔽层在基板上的改良的短路虚拟测试架构以实质上地降低在X及/或y方向的过度解内嵌。本披露还提供增强的精确装置特征而不需要额外虚拟测试架构。因此，本披露同时解决X与I方向的过解内嵌现象、复杂的基板效应以及在小装置解内嵌的的不确定性而不用增加解内嵌程序的复杂度，借此再高频时使能更精确的RF模式。虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。
权利要求
1.一种短路虚拟测试架构，包括 一接地屏蔽层，位于一基板上方； 至少二信号测试垫； 一信号传输线，位于该接地屏蔽层上方及二信号测试垫之间，其中该信号传输线电耦接到该接地屏蔽层，以及其中该信号传输线的总长度小于一对应的信号传输线及一测试架构的一待测装置的一总长度。
2.如权利要求I所述的短路虚拟测试架构，其中该整体信号传输线位于该接蔽屏蔽层；其中该信号传输线的一总长度等于耦接一测试架构的一待测装置的一第一传输线及一第二传输线的一组合长度。
3.如权利要求I所述的短路虚拟测试架构，其中该传输线包括多个介孔位于多个垂直堆叠的导电层之间；其中该信号传输线经由至少一介孔电耦接到接地屏蔽层。
4.如权利要求I所述的短路虚拟测试架构，还包括多个接地线平行该信号传输线，每一接地线设置于二接地测试垫之间且电耦接到该接地屏蔽层，其中该信号测试垫及该接地测试垫是接地-信号-接地组态。
5.一种解内嵌装置，包括 一测试架构，该测试架构包括一待测装置经由一第一传输线耦接到一左信号垫以及经由一第二传输线耦接到一右信号垫； 一短路测试架构，包括 一接地屏蔽层，位于一基板上； 至少二信号测试垫；以及 一第三信号传输线，位于接地屏蔽层上及该二信号测试垫之间，其中该第三信号传输线电耦接到该接地屏蔽层，以及其中该第三传输线的总长度小于该第一传输线、该待测装置及该第二传输线的总长度。
6.如权利要求5所述的解内嵌装置，其中该整体第三信号传输线位于该接地屏蔽层上方；其中该第三信号传输线的一总长度是该第一传输线及该第二传输线的一组合长度。
7.如权利要求5所述的解内嵌装置，其中该第三信号传输线包括多个介孔及多个导电层；其中该第三信号传输线经由至少一介孔电耦接到该接地屏蔽。
8.如权利要求5所述的解内嵌装置，其中该测试架构及该短路测试架构包括多个接地线平行该第一、该第二及该第三信号传输线，每一接地线设置于二接地测试垫之间，其中在该测试架构及该短路虚拟测试架构中该信号测试垫及该接地测试垫是接地-信号-接地组态。
9.一种解内嵌的方法，包括 形成一测试架构，该测试架构包括一待测装置借由一第一传输线耦接到一左信号垫及借由一第二传输线耦接到一右信号垫，其中该待测装置即DUT ； 形成多个虚拟测试架构，至少一虚拟测试架构是一短路虚拟测试架构，该短路虚拟测试架构包括位于一基板上的一接地屏蔽层、至少二信号测试垫、以及位于接地屏蔽层上及该二信号测试垫之间的一第三信号传输线，其中该第三信号传输线电耦接到该接地屏蔽层，以及其中该第三传输线的总长度小于该第一传输线、该待测装置及该第二传输线的总长度；测量该测试架构及该虚拟测试架构的传输参数；以及 使用该测试架构及该多个虚拟测试架构的传输参数决定该DUT的固有传输参数。
10.如权利要求9所述的解内嵌的方法，其中该第三传输线形成于该接地屏蔽层上方；其中该第三传输线的一总长度是该第一传输线及该第二传输线的一组合长度。
11.如权利要求9所述的解内嵌的方法，其中该第三信号传输线包括多个介孔及多个导电层，以及其中该第三信号传输线借由至少一介孔电耦接到该接地屏蔽层。
12.如权利要求9所述的解内嵌的方法，其中使用一开路-短路解内嵌技术或一开路-短路-穿越解内嵌技术决定该DUT的该固有传输参数。
全文摘要
本发明公开了一种短路虚拟测试架构、解内嵌的方法及装置。短路虚拟测试架构包括一接地屏蔽层、至少二信号测试垫及一信号传输线。接地屏蔽层位于一基板上方。信号传输线位于接地屏蔽层上方及二信号测试垫之间。信号传输线电耦接到接地屏蔽层，且信号传输线的总长度小于一对应的信号传输线及一测试架构的一待测装置的一总长度。本发明在高频时使能更精确的RF模式。
文档编号G01R31/28GK102645625SQ20111016531
公开日2012年8月22日 申请日期2011年6月13日 优先权日2011年2月17日
发明者卓秀英 申请人:台湾积体电路制造股份有限公司