专利名称：一种准绝对式光学编码器的细分及解码的电路及实现方法
技术领域：
本发明涉及机电控制领域，特别涉及ー种准绝对式光学编码器的细分及解码的电路及实现方法。
背景技术：
目前在机电控制领域，广泛使用増量式光学编码器和绝对式光学编码器作为角度或位置传感器
I、増量式光学编码器输出A、B两相互差为90°的脉冲信号和作为參考零位的Z标志。它的特点系统构造简单；编码器物理尺寸易于小型化；读数头的结构简单，成本低廉，易
于实现。其缺点无法直接读出转动轴的绝对位置信息。2、绝对式编码器的码盘上有许多道刻线，每道刻线依次以
2n的规律编排(n即为编码器的原始分辨率)，在编码器的每ー个位置，通过读取每道刻线的
通、暗，获得ー组从2°到2n次方的唯一的ニ进制编码(格雷码)，这就称为n位绝对编码器。它的特点能够直接读出角度或位移，但增加了编码器的物理尺寸和读数头的个数，不适用于小型化的应用场合。目前在光学编码器系统中，广泛使用的细分方法是经过对初始信号COS和SIN进行四倍频，然后通过幅值分割法来完成10至100倍精度的细分。普通的幅值分割法采用AD转换期间，将SIN或COS输入到模拟输入端，以某个设定的电压区间作为參考电压来进行AD转换，从得到的幅值能够转换为SIN或COS对应的相位角0，计算出当前的转角或位移。
发明内容
本发明的目的是提供ー种准绝对式光学编码器的细分及解码的电路及实现方法，它能够实现稳定、可靠的细分，并对伪随机编码信号进行解码，实现准绝对式定位。为了达到上述目的，本发明的一个技术方案是提供ー种准绝对式光学编码器的细分及解码电路，对读取准绝对式光学编码器而获得的两个正交的増量信号及ー个伪随机编码的索引信号进行处理；所述细分及解码电路包含
电流转电压及差分模块，其对由单个读数头及LED光源构成的读取机构读取所述准绝对式光学编码器得到的，増量信号和索引信号的正负共六路电流信号土SIN、土COS和±INDEX进行处理，得到对应的模拟电压信号Sin、Cos和Index ；
电压比较器模块，其对所述模拟电压信号Sin、Cos和Index处理得到相应的两个正交的増量数字信号SIN、COS和ー个索引数字信号INDEX ；
精密全波整流模块，其对所述模拟电压信号中的増量信号Sin、Cos进行处理，得到相应的两个模拟整流信号ISINl和ICOSl ；
AD转换模块，其在ー个FPGA模块控制下，对所述模拟整流信号ISINl和ICOSl转换得到AD数据信号并输入该FPGA模块中；所述FPGA模块接收增量数字信号COS、SIN和索引数字信号INDEX，以及AD数据信号进行解码，得到相应的角度或位移数据。所述AD转换模块通过设置的两个模数转换器件来实现细分功能向其中第一个模数转换器件输入的模拟信号是模拟整流信号ISINl，所述第一个模数转换器件參考电压信号的上限和下限分别是模拟整流信号Icosl和地信号，第一个模数转换器件的数据溢出标志OTR接入FPGA模块；
而向其中第二个模数转换器件输入的模拟信号是模拟整流信号Icosl，所述第二个模数转换器件的參考电压信号的上限和下限分别是模拟整流信号ISINl和地信号；这两个模数转换器件采用统一的时钟信号CLK，其各自的转换数据并接后输送到所述FPGA模块。所述FPGA模块的内部设置了以下的若干模块
计数器和初始化模块，来实现系统开机或出现错误时的初始化；
两个数据长度不等的移位寄存器，来存储索引数字信号INDEX ；·
移位运算器，在初始化时对索引数字信号INDEX进行采样，并控制两个移位寄存器根据所述计数器对增量数字信号SIN和COS进行计数的结果，对索引数字信号INDEX进行移位以获取參考位置作为位置值的操作；
预先存储了查表结构的存储器，来存储采样索引数字信号INDEX并查表得到的作为查表值的绝对位置，以及初始化和移位运算器处理后得到的所述位置值；
输出模块，其在所述查表值与所述位置值的比较结果相等时，输出所述位置值作为解码結果。本发明的另ー个技术方案是提供ー种准绝对式光学编码器的细分及解码方法，使用上述的细分及解码电路实现，所述细分及解码方法包含
将两个正交的增量信号和ー个索引信号的电流信号土SIN、土COS和± INDEX，通过电流转电压及差分模块处理得到相应的模拟电压信号Sin、Cos和Index，进而通过电压比较器模块处理得到相应的数字信号SIN、COS和INDEX ；
还使用精密全波整流模块对所述模拟电压信号中的两路增量信号Sin、Cos进行处理，得到相应的两个模拟整流信号ISINl和ICOSl ;以及使用AD转换模块对所述模拟整流信号SINI和I COS I转换得到AD数据信号并输入FPGA模块中，由所述FPGA模块接收数字信号COS、SIN和INDEX，以及AD数据信号进行解码，得到相应的角度或位移数据。所述AD转换模块通过设置的两个模数转换器件来实现细分功能向其中第一个模数转换器件输入的模拟信号是模拟整流信号ISINl，所述第一个模数转换器件參考电压信号的上限和下限分别是模拟整流信号Icosl和地信号，第一个模数转换器件的数据溢出标志OTR接入FPGA模块；
而向其中第二个模数转换器件输入的模拟信号是模拟整流信号Icosl，所述第二个模数转换器件的參考电压信号的上限和下限分别是模拟整流信号ISINl和地信号；这两个模数转换器件采用统一的时钟信号CLK，其各自的转换数据并接后输送到所述FPGA模块；所述AD转换模块根据信号SIN和COS和数据溢出标志0TR，将ー个周期分割成Ta Th共8段，则各段中整流前后两个增量信号的大小关系及实际比值如下表所示，以实现电压细分功能
权利要求
1.ー种准绝对式光学编码器的细分及解码电路，对读取准绝对式光学编码器而获得的两个正交的増量信号及一个伪随机编码的索引信号进行处理；其特征在于，所述细分及解码电路包含 电流转电压及差分模块，其对由单个读数头及LED光源构成的读取机构读取所述准绝对式光学编码器得到的，増量信号和索引信号的正负共六路电流信号土SIN、土COS和±INDEX进行处理，得到对应的模拟电压信号Sin、Cos和Index ； 电压比较器模块，其对所述模拟电压信号Sin、Cos和Index处理得到相应的两个正交的増量数字信号SIN、COS和ー个索引数字信号INDEX ； 精密全波整流模块，其对所述模拟电压信号中的増量信号Sin、Cos进行处理，得到相应的两个模拟整流信号ISINl和ICOSl ； AD转换模块，其在ー个FPGA模块控制下，对所述模拟整流信号ISINl和ICOSl转换得到AD数据信号并输入该FPGA模块中；所述FPGA模块接收增量数字信号COS、SIN和索引数字信号INDEX，以及AD数据信号进行解码，得到相应的角度或位移数据。
2.如权利要求I所述的准绝对式光学编码器的细分及解码电路，其特征在干， 所述AD转换模块通过设置的两个模数转换器件来实现细分功能向其中第一个模数转换器件输入的模拟信号是模拟整流信号ISINl，所述第一个模数转换器件參考电压信号的上限和下限分别是模拟整流信号Icosl和地信号，第一个模数转换器件的数据溢出标志OTR接入FPGA模块； 而向其中第二个模数转换器件输入的模拟信号是模拟整流信号ICOSl，所述第二个模数转换器件的參考电压信号的上限和下限分别是模拟整流信号IsiNl和地信号；这两个模数转换器件采用统一的时钟信号CLK，其各自的转换数据并接后输送到所述FPGA模块。
3.如权利要求2所述的准绝对式光学编码器的细分及解码电路，其特征在干， 所述FPGA模块的内部设置了以下的若干模块 计数器和初始化模块，来实现系统开机或出现错误时的初始化； 两个数据长度不等的移位寄存器，来存储索引数字信号INDEX ； 移位运算器，在初始化时对索引数字信号INDEX进行采样，并控制两个移位寄存器根据所述计数器对增量数字信号SIN和COS进行计数的结果，对索引数字信号INDEX进行移位以获取參考位置作为位置值的操作； 预先存储了查表结构的存储器，来存储采样索引数字信号INDEX并查表得到的作为查表值的绝对位置，以及初始化和移位运算器处理后得到的所述位置值； 输出模块，其在所述查表值与所述位置值的比较结果相等时，输出所述位置值作为解码結果。
4.ー种准绝对式光学编码器的细分及解码方法，使用如权利要求I所述的细分及解码电路实现，其特征在于，所述细分及解码方法包含 将两个正交的增量信号和ー个索引信号的电流信号土SIN、土COS和± INDEX，通过电流转电压及差分模块处理得到相应的模拟电压信号Sin、Cos和Index，进而通过电压比较器模块处理得到相应的数字信号SIN、COS和INDEX ； 还使用精密全波整流模块对所述模拟电压信号中的两路增量信号Sin、Cos进行处理，得到相应的两个模拟整流信号ISINl和ICOSl ;以及使用AD转换模块对所述模拟整流信号SIN I和I COS I转换得到AD数据信号并输入FPGA模块中，由所述FPGA模块接收数字信号COS、SIN和INDEX，以及AD数据信号进行解码，得到相应的角度或位移数据。
5.如权利要求4所述的准绝对式光学编码器的细分及解码方法，其特征在干， 所述AD转换模块通过设置的两个模数转换器件来实现细分功能向其中第一个模数转换器件输入的模拟信号是模拟整流信号ISINl，所述第一个模数转换器件參考电压信号的上限和下限分别是模拟整流信号Icosl和地信号，第一个模数转换器件的数据溢出标志OTR接入FPGA模块； 而向其中第二个模数转换器件输入的模拟信号是模拟整流信号ICOSl，所述第二个模数转换器件的參考电压信号的上限和下限分别是模拟整流信号IsiNl和地信号；这两个模数转换器件采用统一的时钟信号CLK，其各自的转换数据并接后输送到所述FPGA模块； 所述AD转换模块根据信号SIN和COS和数据溢出标志0TR，将ー个周期分割成Ta Th共8段，则各段中整流前后两个增量信号的大小关系及实际比值如下表所示，以实现电压细分功能
6.如权利要求5所述的准绝对式光学编码器的细分及解码方法，其特征在干， 通过所述FPGA模块实现解码的过程，进ー步包含以下步骤 首先，通过时钟信号CLK的采样，将增量数字信号信号COS和SIN输入计数器进行计数后，进行系统开机或出现错误时的初始化操作，使编码器运行设定的角度或位移； 其次，使用移位运算器采样索引数字信号INDEX并输入存储器，根据存储器中预先存储的查表结构，查表得出由索引数字信号INDEX決定的绝对位置作为查表值进行存储； 同时，在所述移位运算器的控制下，还使用两个数据长度不等的移位寄存器进行移位操作，即，其中第一个移位寄存器根据对增量数字信号SIN和COS的计数结果，对索引数字信号INDEX进行移位操作后映射到第二个移位寄存器内，以获得相应的參考位置作为位置值进行存储； 最后，将所述查表值与所述位置值进行比较，如果查表值与位置值相等，则输出位置值作为解码结果；如果不等，则重新进行初始化操作。
7.如权利要求6所述的准绝对式光学编码器的细分及解码方法，其特征在干， 对所述索引数字信号INDEX进行移位时，设第一个移位寄存器的数据长度为12位，存储的值为A[11:0];设第二个移位寄存器的数据长度为6位，存储的值为B[5:0]； 则第一个移位寄存器中间连续的6位数据尾部最低位在A[11:0]中的位置设为C，可知0〈C〈6，则考虑下面的四种逻辑判断情况，对索引数字信号INDEX进行相应的移位操作，来取得对应位置的B [5:0] 若编码器正转且 C=0，则使 C=0，A[11:0] = {A[10:0]，INDEX}； 若编码器正转且C关0，则使C=C-I，A [11:0]不变； 若编码器反转且 C=6，则使 C=6，A[11:0] = { INDEX，A [10:0] }； 若编码器反转且C尹6，则使C=C+1，A[11:0]不变； 移位操作后，令B[5:0] =A[C+5:C]进行映射处理。
全文摘要
本发明涉及一种准绝对式光学编码器的细分及解码的电路及实现方法，基于准绝对式光学编码器提供的正交的增量信号SIN和COS及索引信号INDEX，利用两个模数转换器件，向其中一个输入模拟整流后的SIN信号，参考电压信号的上限和下限分别是整流后的COS和地信号，另一个则输入模拟整流后的COS信号，参考电压信号的上限和下限分别是整流后的SIN和地信号，以此实现电子细分功能，并能够很好地满足高精度、稳定、抗干扰和高速的要求。而本发明的解码功能在FPGA模块的内部实现，主要依靠数据长度不同的两个移位寄存器，及一个移位运算器，来完成伪随机编码的索引信号INDEX的解码工作。
文档编号G01D5/26GK102788601SQ20121028121
公开日2012年11月21日 申请日期2012年8月9日 优先权日2012年8月9日
发明者刘品宽 申请人:上海微泓自动化设备有限公司