专利名称：一种基于tm320c6678的雷达中频接收与信号处理板的制作方法
技术领域：
本发明涉及一种基于TM320C6678的雷达中频接收与信号处理板，属于雷达实时信号处理及其相关技术领域。
背景技术：
雷达信号处理板卡主要应用于雷达信号处理系统，一般需要具有高速多通道数据采集功能、运算密集的实时信号处理功能、专用的对外接口功能等。而目前大多数的雷达实时信号处理板卡，其运算能力差、采样率低和缓存容量较小，各种功能芯片集成不够丰富，板内互联能力差，难以完成高数据率、运算密集的雷达信号处理任务。
发明内容
本发明的目的在于克服已有雷达实时信号处理板卡处理能力不够强大、各种功能芯片集成不够丰富的缺点，针对TI高性能8核DSP和Xilinx高性能FPGA实现了一款基于C6678的雷达中频接收与信号处理板。该款板卡具有处理能力强、各种功能芯片集成度高等优点。实现本发明的技术方案如下一种基于TM320C6678的雷达中频接收与信号处理板，包括电源模块、两个DSP处理节点、一个FPGA处理节点、三个高速ADC模块、一个高速DAC模块、一个LVDS数据采集输出模块、三个低速ADC模块、两个低速DAC模块、两个带隔离的同步串口模块以及两个FLASH模块；其中，所述DSP处理节点由一片TMS320C6678芯片和一组容量为IGB的DDR3SDRAM组成；所述FPGA处理节点为一片XC6VSX475T芯片；所述LVDS数据采集输出模块由DS92LV1023E芯片和LMH0001芯片组成；所述高速ADC模块为ADS5444芯片；所述高速DAC模块为DAC5672芯片；所述低速ADC模块为AD7874芯片，所述低速DAC模块为DAC8412芯片；所述带隔离的同步串口模块由一片发送电平转换芯片ds96fl74、一片接收电平转换芯片ds96fl75以及两片光耦隔离芯片HCPL5631组成；上述各器件之间的连接关系为两个DSP处理节点通过HyperLink接口互联；两个DSP处理节点分别通过SRIO与FPGA相连；其中一 DSP处理节点上的EMIF总线与FPGA、三个低速ADC模块、两个低速DAC以及其中一 FLASH模块分别相连，另一 DSP处理节点通过另一 EMIF总线与FPGA和另一 FLASH模块分别相连；三个高速ADC模块、一个高速DAC模块、一个LVDS数据采集输出模块以及两个带隔离的同步串口模块分别与FPGA处理节点相连。有益效果本发明信号处理板由于采用了三个高速ADC模块，可以完成三路模拟信号的采样，每路采样率高达250MSPS，输入模拟信号带宽可达800MHz ;由于采用了 Xilinx高性能FPGA-XC6VSX475T芯片，可以完成400GMACs运算；由于集成了两片TMS320C6678芯片，可以完成640GMACs运算；由于集成了 LVDS数据采集输出模块，可以完成数据率高达660Mb/s的串行数据输出，且传输距离可以达到IOm以上；由于集成了高速DAC模块，可以回放两路275MSPS数据率的数字信号；由于集成了三个低速ADC模块，可以完成十二通道12bit的低速数据采集功能；由于集成了两个低速DAC模块，可以完成八通道12bit的低速数据回放功能。由本发明雷达实时信号处理板卡构建的雷达信号处理系统不仅处理能力强、缓存容量大、易于管理，而且集成了多路高速数据采集、远距离LVDS数据采集输出、高速数据回放、带隔离的同步串口、多路低速采集和多路低速回放等丰富的功能。
图I是本发明的电路原理框图。
具体实施例方式下面结合附图与具体实施方式
对本发明做进一步详细描述如图I所示，本发明基于TM320C6678的雷达中频接收与信号处理板，包括电源模块、两个DSP处理节点(DSP2)、一个FPGA处理节点、三个高速ADC模块、一个高速DAC模块、一个LVDS数据采集输出模块、三个低速ADC模块、两个低速DAC模块、两个带隔离的同步串口模块以及两个FLASH模块。在图I中由于本发明所包括的器件较多，因此省略画出一些器件，例如低速ADC和低速DAC分别只给出了一个；同时由于DSP调试口、FPGA调试口等通常为一个信号处理板上基本上都有的模块，因此在图I中给出。DSP处理节点由一片TMS 320C6678和一组容量为IGB的DDR3 SDRAM组成，DSP访问存储器速度可以达到8GB/s，可以完成640GMACS运算。FPGA处理节点为一片XC6VSX475T，具有400GMACS的信号处理能力，可完成雷达信号处理中的数字下变频和脉冲压缩运算，然后将数据通过SRIO发送给DSP。LVDS数据采集输出模块由TI公司的DS92LV1023E芯片和LMH0001芯片组成，其中DS92LV1023E芯片完成数据并串转换功能，LMH0001完成串行驱动功能，可以完成数据率高达660Mb/s的串行数据输出，且传输距离可以达到IOm以上。高速ADC模块为TI公司的ADS5444芯片，3片高速ADC将采集后的数据并行传输给FPGA。高速DAC模块为TI公司的DAC5672芯片，其接收FPGA的数据并实现数据回放。低速ADC模块为ADI公司的AD7874芯片，可用于采集一些模拟电压传感器信号，采集的数据通过EMIF接口传给DSP。低速DAC模块为ADI公司的DAC8412芯片，受DSP的EMIF接口控制，可以实现数据回放或电压控制。带隔离的同步串口模块由一片发送电平转换芯片ds96fl74、一片接收电平转换芯片ds96fl75和两片光耦隔离芯片HCPL5631组成，其中发送电平转换芯片ds96fl74和接收电平转换芯片HCPL5631各自通过一光耦隔离芯片HCPL5631与FPGA处理节点相连，其可以实现422电平、485电平同步串口 ；两个DSP处理节点通过HyperLink接口实现4x互联，总数据率高达6. 25Gbps。综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种基于TM320C6678的雷达中频接收与信号处理板，其特征在于，包括电源模块、两个DSP处理节点、一个FPGA处理节点、三个高速ADC模块、一个高速DAC模块、一个LVDS数据采集输出模块、三个低速ADC模块、两个低速DAC模块、两个带隔离的同步串口模块以及两个FLASH模块； 其中，所述DSP处理节点由一片TMS20C6678芯片和一组容量为IGB的DDR3SDRAM组成；所述FPGA处理节点为一片XC6VSX475T芯片；所述LVDS数据采集输出模块由DS92LV1023E芯片和LMH0001芯片组成；所述高速ADC模块为ADS5444芯片；所述高速DAC模块为DAC5672芯片；所述低速ADC模块为AD774芯片，所述低速DAC模块为DAC8412芯片；所述带隔离的同步串口模块由一片发送电平转换芯片ds96fl74、一片接收电平转换芯片ds96fl75以及两片光耦隔离芯片HCPL5631组成； 上述各器件之间的连接关系为两个DSP处理节点通过Hyper Link接口互联；两个DSP处理节点分别通过SRIO与FPGA相连；其中一 DSP处理节点上的EMIF总线与FPGA、三 个低速ADC模块、两个低速DAC以及其中一 FLASH模块分别相连，另一 DSP处理节点通过另一 EMIF总线与FPGA和另一 FLASH模块分别相连；三个高速ADC模块、一个高速DAC模块、一个LVDS数据采集输出模块以及两个带隔离的同步串口模块分别与FPGA处理节点相连。
全文摘要
本发明提供一种基于TM320C6678的雷达中频接收与信号处理板，包括电源模块、两个DSP处理节点、一个FPGA处理节点、三个高速ADC模块、一个高速DAC模块、一个LVDS数据采集输出模块、三个低速ADC模块、两个低速DAC模块、两个带隔离的同步串口模块以及两个FLASH模块。本发明的处理板采用高性能8核DSP和Xilinx高性能FPGA实现，使得该款板卡具有处理能力强、各种功能芯片集成度高等优点。
文档编号G01S7/285GK102944869SQ20121043215
公开日2013年2月27日 申请日期2012年11月2日 优先权日2012年11月2日
发明者徐成发, 刘国满, 高梅国 申请人:北京理工大学