一种具有改进触发功能的示波器的制造方法

一种具有改进触发功能的示波器的制造方法
【专利摘要】本发明提供了一种具有改进触发功能的示波器，包括：设置单元，用于设置第一比较电平和第一粘滞范围；数据采样单元，用于对被测信号进行数字采样，获得n路采样数据，n≥1；数字比较单元，用于将每一路采样数据减去所述第一粘滞范围，产生n路第一预处理数据；对每一路采样数据进行延迟处理，产生n路延迟数据；以及，依据所述第一比较电平，对相对应的每一路第一预处理数据和每一路延迟数据进行电平比较处理，产生n路第一比较信号；触发控制单元依据所述n路第一比较信号进行触发逻辑处理，产生所述触发信号。本发明利用第一比较电平和粘滞范围进行电平比较处理，使得处于第一粘滞范围内的噪声得到了抑制，避免了噪声带来的误触发。
【专利说明】一种具有改进触发功能的示波器

【技术领域】
[0001]本发明涉及测试测量【技术领域】，特别是涉及一种具有改进触发功能的示波器。

【背景技术】
[0002]示波器是一种用途十分广泛的电子测量仪器，它能把人眼看不见的电信号转换成人眼可见的波形图像，便于人们研究各种电信号的变化过程。数字存储示波器(DigitalStorage oscilloscopes, DS0),简称数字示波器,是通过模数转换器把被测量信号转换为数字信息并进行存储，并利用存储的数据重建波形信号并在示波器的屏幕上进行显示。
[0003]触发是示波器的核心功能之一，所谓触发，是指按照需求设置一定的触发条件。当被测信号中的波形满足该触发条件时，示波器即时捕获该波形及其相应的部分，并显示在屏幕上。目前的数字示波器已经出现了数字触发，即，触发信号的处理以及触发方式的扩展可以由数字部分完成。
[0004]例如，中国专利CN200710080005.X“触发结构、测量系统及使用方法”，公开了一种数字示波器100。参照图1，数字示波器100包括:数据采样单元101、数字比较单元102和触发控制单元103。数据采样单元101用于对被测信号a进行数据采样，获得数字化的采样数据b ;数字比较单元102用于将采样数据b与比较电平进行比较，得到比较信号c ;触发控制单元103用于根据用户设置的触发类型对比较信号c进行逻辑处理，在识别到触发事件时产生触发信号d ;进一步，数字示波器的采样存储单元可以依据触发信号d对采样数据b进行存储，产生波形显示数据，以供波形显示单元进行波形显示。通常，数据采样单元101可以包括多个并行的模数转换器ADC，其产生多路采样数据b ;相应的，数字比较单元102包括多个数字比较器，其产生多路比较信号C。
[0005]一般的，触发控制单元103可用于实现多种触发类型的逻辑处理，触发类型可以是边沿触发、脉宽触发、斜率触发等等。如果是边沿触发，则在比较信号的上升沿和/或下降沿产生一触发信号；如果是脉宽触发，则在比较信号的正脉宽或负脉宽处于预设脉宽范围内时产生一触发信号；如果是斜率触发，则在比较信号的正斜率时间或负斜率时间满足预设时间范围时产生一触发信号。现有的触发类型有多种，此处不再赘述。
[0006]现有技术的数字比较单元102可以采用单一的比较电平来进行比较处理。采样数据b大于比较电平时，输出的比较信号c为逻辑“1”，采样数据b小于比较电平时，输出的比较信号c为逻辑“0”，则比较信号c是由数据“I”和数据“O”构成的高低电平信号。当被测信号a中存在噪声时，采样数据b中也存在噪声V，如图2所示，由于噪音V时而大于比较电平、时而小于比较电平，因此，产生的比较信号c也会时而为高电平、时而为低电平。该种方式无法对采样数据b中的噪声V进行抑制，比较信号c会产生波动，不可避免会导致触发控制单元103进行触发逻辑处理时，在比较信号c的边沿位置反复的触发，产生波形跳变，导致误触发。
[0007]总之，需要本领域技术人员迫切解决的一个技术问题就是:如何能够消除噪声带来的影响，避免误触发。


【发明内容】

[0008]本发明所要解决的技术问题是提供一种具有改进触发功能的示波器，能够消除噪声带来的影响，避免误触发。
[0009]为了解决上述问题，本发明公开了一种具有改进触发功能的示波器，包括:
[0010]设置单元，用于设置一个第一比较电平；
[0011]数据采样单元，用于对被测信号进行数字采样，获得η路采样数据，η > I ；
[0012]数字比较单元，用于依据所述第一比较电平和所述η路采样数据进行电平比较处理，产生比较信号；
[0013]触发控制单元，用于依据所述比较信号进行触发逻辑处理，产生触发信号；
[0014]所述设置单元还用于设置一个第一粘滞范围；
[0015]所述数字比较单元用于将每一路采样数据减去所述第一粘滞范围，产生η路第一预处理数据；对每一路采样数据进行延迟处理，产生η路延迟数据；以及，依据所述第一比较电平，对相对应的每一路第一预处理数据和每一路延迟数据进行电平比较处理，产生η路第一比较信号；则所述触发控制单元依据所述η路第一比较信号进行触发逻辑处理，产生所述触发信号。
[0016]作为一个举例说明，本发明所述的数字比较单元进行的电平比较处理为:比较一路延迟数据小于所述第一比较电平时，产生的一路第一比较信号为低电平；比较对应的一路第一预处理数据大于所述第一比较电平时，产生对应的一路第一比较信号为高电平；t匕较所述一路延迟数据大于等于第一比较电平、且对应的一路第一预处理数据小于等于第一比较电平时，产生对应的一路第一比较信号保持前一电平状态不变。
[0017]作为一个举例说明，本发明所述的设置单元还用于设置一个第二比较电平和一个第二粘滞范围；所述数字比较单元还用于将每一路采样数据减去所述第二粘滞范围，产生η路第二预处理数据；以及，依据所述第二比较电平，对相对应的每一路第二预处理数据和每一路延迟数据进行电平比较处理，产生η路第二比较信号；所述触发控制单元依据所述η路第一比较信号以及所述η路第二比较信号进行触发逻辑处理，产生所述触发信号。
[0018]作为一个举例说明，本发明所述的数字比较单元比较一路延迟数据小于所述第二比较电平时，产生的一路第二比较信号为低电平；比较对应的一路第二预处理数据大于所述第二比较电平时，产生对应的一路第二比较信号为高电平，比较所述一路延迟数据大于等于第二比较电平、且对应的一路第一预处理数据小于等于第二比较电平时，所述第二比较信号保持前一电平状态不变。
[0019]作为一个举例说明，本发明所述的设置单元用于接收用户输入的所述第一比较电平和所述第一粘滞范围并进行设置。
[0020]作为一个举例说明，本发明所述的设置单元用于接收用户输入的所述第二比较电平、所述第一粘滞范围和所述第二粘滞范围，并通过将第二比较电平减去所述第一粘滞范围，生成所述第一比较电平，并进行设置。
[0021]作为一个举例说明，本发明所述的第一粘滞范围与所述第二粘滞范围相同。
[0022]作为一个举例说明，本发明所述的数字比较单元的延迟处理为:对每一路采样数据延迟一个采样时钟周期的时间。
[0023]作为一个举例说明，本发明所述的数据采样单元产生一路采样数据时，所述触发控制单元依据所述第一比较信号和第二比较信号产生第三比较信号，使所述第三比较信号的上升沿位置与所述第一比较信号的上升沿位置与相同，所述第三比较信号的下降沿位置与所述第二比较信号的下降沿位置与相同；并依据所述第三比较信号进行触发逻辑处理，产生所述触发信号。
[0024]作为一个举例说明，本发明所述的触发控制单元包括:
[0025]第一运算单元，用于将所述第一比较信号的前一数据进行逻辑非运算后、与所述第一比较信号的当前数据进行逻辑与运算，产生第一逻辑运算结果；
[0026]第二运算单元，用于将所述第二比较信号的当前数据进行逻辑非运算后、与所述第二比较信号的前一数据进行逻辑与运算，并对逻辑与运算的结果进行逻辑非运算，产生第二逻辑运算结果；
[0027]第三运算单元，用于对第三比较信号的前一数据与第一逻辑运算结果进行逻辑或运算，并将逻辑或运算的结果与第二逻辑运算结果进行逻辑与运算，产生第三比较信号的当前数据；
[0028]触发逻辑单元，用于依据所述第三比较信号进行触发逻辑处理，产生所述触发信号。
[0029]作为一个举例说明，本发明所述的数据采样单元产生并行的η路采样数据，且η>1时，所述触发控制单元依据所述η路第一比较信号和所述η路第二比较信号产生η路第三比较信号；并依据所述η路第三比较信号进行触发逻辑处理，产生所述触发信号；其中，所述触发控制单元分别针对所述η路第一比较信号中的数据和η路第二比较信号中的数据，按照数字采样的时间顺序查找数据变化，并依据所述数据变化产生所述η路第三比较信号，使所述η路第三比较信号中数据变化“01”的位置与所述η路第一比较信号中数据变化“01”的位置相同，所述η路第三比较信号中数据变化“10”的位置与所述η路第二比较信号中数据变化“10”的位置相同。
[0030]与现有技术相比，本发明具有以下优点:
[0031 ] 本发明的数字比较单元依据第一比较电平对第一预处理数据和延迟数据进行电平比较处理，相当于采样数据与两个比较电平(第一比较电平L和第二比较电平T=L+第一粘滞范围)进行比较，当低于L时，第一比较信号为低电平；当高于T时，第一比较信号为高电平；当处于L和T之间时，第一比较信号保持不变，不会产生到低电平的波动，因此，处于第一粘滞范围内的噪声得到了抑制，触发控制单元依据第一比较信号进行触发逻辑处理时，就能够避免噪声带来的误触发；并且，第一粘滞范围越大，则可以消除被测信号中更大范围的噪声。
[0032]此外，本发明还可以依据第二比较电平对第二预处理数据和延迟数据进行电平比较处理，并利用第一比较信号和第二比较信号进行触发逻辑处理，减小了时间误差，使得用户期望的触发位置与实际产生的触发位置保持一致，提高了触发的精度。

【专利附图】

【附图说明】
[0033]图1是现有技术公开的一种数字示波器的结构示意图；
[0034]图2是现有技术公开的一种数字比较单元的电平比较处理的示意图；
[0035]图3是本发明一种具有改进触发功能的示波器实施例一的结构示意图；
[0036]图4是本发明实施例一所述的电平比较处理的示意图；
[0037]图5是本发明一种具有改进触发功能的示波器实施例三的结构示意图；
[0038]图6是本发明实施例三所述的电平比较处理的示意图；
[0039]图7是本发明一种具有改进触发功能的示波器实施例四的结构示意图；
[0040]图8是本发明实施例四所述的第一比较信号中数据变化的示意图。

【具体实施方式】
[0041]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本发明作进一步详细的说明。
[0042]参照图3，示出了本发明一种具有改进触发功能的示波器实施例一的结构示意图，本实施例一提出的示波器300，包括:
[0043]设置单元301，用于设置一个第一比较电平L和一个第一粘滞范围hi ；
[0044]数据采样单元302，用于对被测信号a进行数字采样，获得一路采样数据b ;
[0045]数字比较单元303，用于依据所述第一比较电平L和所述一路采样数据b进行电平比较处理，产生比较信号；具体的，将所述采样数据b减去所述第一粘滞范围hl，产生一路第一预处理数据b-hl ;同时，对所述采样数据b进行延迟处理，产生一路延迟数据，也即，延迟后的采样数据b ;以及，依据所述第一比较电平L，对所述第一预处理数据和延迟数据进行电平比较处理，产生第一比较信号A ;
[0046]触发控制单元304，用于依据第一比较信号A进行触发逻辑处理，产生触发信号d ；
[0047]采样存储单元305，其依据触发信号d对采样数据b进行存储，产生波形显示数据
θο
[0048]本实施例所述的被测信号a由示波器300的通道输入至数据采样单元302中，数据米样单兀302中包括至少一个模数转换器ADC,其依据米样时钟以一定的米样率对被测信号a进行模拟到数字的转换，实现数据采样，得到串行的一路采样数据b;之后，将采样数据b发送至采样存储单元305中。一般的，在数据采样单元302之前还会有一个模拟前端电路，用于实现对被测信号a的偏移调整、增益控制和带宽限制等等一系列的功能，使被测信号a调理为合适的幅度范围，以供数据采样单元302的接收。模拟前端电路的具体实现可以采用多种设计方案，此处不在赘述。
[0049]作为一个举例说明，在本发明实施例中，示波器300可以具有多个通道，数据采样单元302可以包括多个采样子单元，分别对应多个通道，每一个采样子单元对从与之对应的通道输入的被测信号进行采样，得到该通道的采样数据。相应的，数字比较单元303包括多个比较子单元，分别对应多个采样子单元，每一个比较子单元对从采样子单元输出的采样数据进行电平比较处理，产生第一比较信号；数字比较单元303还可以包括一个通道选择器，用于选择触发的数据源，即触发通道，选择与触发通道对应的一个采样子单元输出的第一比较信号，并将其输入至触发控制单元304中。在本举例说明中，通道选择器还可以选择两个触发数据源，将与触发通道对应的两个采样子单元产生的比较信号输入至触发控制单元304中，以实现关于两个通道的触发，例如两个通道之间的延迟触发等。
[0050]在本发明实施例中，如图3所示，数字比较单元303包括加法器331、寄存器332、两个比较器333和334、电平比较处理模块335，加法器331用于将采样数据b加上负的第一粘滞范围_hl，产生一路第一预处理数据b-hl ；寄存器302对所述采样数据b进行延迟处理，产生一路延迟数据，也即，延迟后的采样数据b，以保证和第一预处理数据b-hl进行同步，比较器333的正输入端输入第一预处理数据b-hl，比较器334的正输入端输入延迟后的采样数据b，两个比较器333和334的负输入端均输入第一比较电平L，通过电平比较输出两个比较结果AH=b-hl-L=b-T、AL=b-L，其中，记T为第二比较电平；电平比较处理模块305根据比较结果AL、AH产生第一比较信号A。
[0051]作为一个举例说明，设置单元301用于接收用户输入的第一比较电平L和第一粘滞范围hl，并对L和hi进行设置。作为另一个举例说明，设置单元301用于接收用户输入的第二比较电平T和第一粘滞范围hl，将T减去hi后得到L，然后再对L和hi进行设置。
[0052]如图4所示，示出了本发明实施例一所述的电平比较处理的示意图。所述电平比较处理为:比较一路延迟数据(延迟后的采样数据b)小于第一比较电平L时(B卩，b〈L)，产生的第一比较信号A为低电平；比较第一预处理数据b-hl大于第一比较电平L时(SP，b>L+hl=T)，产生的第一比较信号A为高电平；比较延迟数据大于等于第一比较电平L (BP,b≥L)、且第一预处理数据b-hl小于等于第一比较电平L时(B卩，b ( T)，产生第一比较信号A保持前一电平状态不变。可见，第一比较信号A是由数据“I”和数据“O”构成的高低电平信号。
[0053]触发控制单元304可以由FPGA构成，根据设置的触发类型和触发条件，依据第一比较信号A进行触发判断、解码等触发逻辑处理，例如，执行脉宽计算、边沿判决、或者各种协议解码(如RS232、SPI, CAN解码)等，当判断满足触发条件时，产生触发信号d。
[0054]从图4可以看出，采样数据b实际上是与两个比较电平L和T进行比较，当低于L时，第一比较信号A为低电平；当高于T时，第一比较信号A为高电平；当处于L和T之间时，第一比较信号A保持不变，不会产生到低电平的波动，那么处于第一粘滞范围hi内的噪声就得到了抑制，触发控制单元103依据第一比较信号A进行触发逻辑处理时，就能够避免噪声带来的误触发。还可以看出，第一粘滞范围hi越大，则可以消除被测信号中更大范围的噪声。
[0055]本发明还提供了一种具有改进触发功能的示波器实施例二，所述示波器包括:
[0056]设置单元，用于设置一个第一比较电平L和一个第一粘滞范围hi ；
[0057]数据采样单元，用于对被测信号a进行数字采样，获得并行的η路采样数据bl~bn ；η>1 ；
[0058]数字比较单元，用于依据所述第一比较电平L和所述η路采样数据bl~bn进行电平比较处理，产生第一比较信号；具体的，将每一路采样数据bm减去第一粘滞范围hl，产生一路第一预处理数据bm-hl ;同时，对每一路采样数据bm进行延迟处理，产生一路延迟数据，也即，延迟后的采样数据bm ;以及，依据所述第一比较电平L，对相对应的每一路第一预处理数据bm-hl和延迟数据进行电平比较处理，共产生η路第一比较信号Al~An ;其中，m=l、2、3......η。
[0059]触发控制单元，用于依据η路第一比较信号Al~An进行触发逻辑处理，产生触发信号d ；
[0060]采样存储单元，其依据触发信号d对采样数据bl~bn进行存储，产生波形显示数据e。
[0061]本发明实施例二与实施例一不同的是，实施例一针对一路被测信号a，通过数字采样产生串行的一路采样数据，相应的，第一比较信号A是串行的一路信号。实施例二针对一路被测信号a，通过数字采样产生并行的多路采样数据，相应的，第一比较信号A是并行的多路信号。
[0062]上述实施例一和二消除了被测信号中的噪声V所带来的干扰，避免了噪声引起的误触发问题，但是，比较信号A的上升和下降沿之间有一个和第一粘滞范围hi相关的时间延迟T’，如图4所示，用户实际输入设置的比较电平为T，则期望的比较信号为A’，A与A’相比，两者之间有一定的误差T’，因此，这种方式不可避免的存在触发位置不精确的问题。例如，用户期望比较信号的脉宽为T2时即产生触发，而实际比较信号的脉宽为Tl，在此处无法产生触发。
[0063]为了解决触发精度的问题，参照图5，示出了本发明一种具有改进触发功能的示波器实施例三的结构示意图，本实施例三提出的示波器500，包括:设置单元501、数据采样单元502、数字比较单元503、触发控制单元504和采样存储单元505。与实施例一不同是:
[0064]设置单元501用于设置第一比较电平L、第一粘滞范围h1、第二比较电平T和第二粘滞范围h2。
[0065]数字比较单元503包括:
[0066]第一加法器531,用于将所述米样数据b加上负的第一粘滞范围_hl,产生一路第一预处理数据b-hl ;第二加法器532，用于将采样数据b加上负的第二粘滞范围_h2，产生第二预处理数据b_h2 ；
[0067]寄存器533，用于对采样数据b进行延迟处理，产生一路延迟数据，即，延迟后的采样数据b ；
[0068]两个比较器534和535，用于依据第一比较电平L，分别对所述第一预处理数据b-hl和延迟数据进行电平比较处理，产生两个比较结果AH=b-hl-L=b-T、AL=b-L ；
[0069]两个比较器536和537，用于分别依据第二比较电平T，对所述第二预处理数据b-h2和延迟数据进行电平比较处理，产生两个比较结果BH=b-h2-T=b-H、BL=b-T ；
[0070]第一电平比较处理模块538，用于依据比较结果AH、AL产生第一比较信号A ;第二电平比较处理模块539，用于依据比较结果BH、BL产生第二比较信号B。
[0071]如图6所示，示出了本发明实施例三所述的电平比较处理的示意图。通过电平比较处理产生第一比较信号A的方法与实施例一相同，此处不再赘述。所述电平比较处理还包括:比较一路延迟数据(延迟后的采样数据b)小于第二比较电平T时(B卩，b〈T)，产生的第二比较信号B为低电平；比较第二预处理数据b-h2大于第二比较电平T时(B卩，b>T+h2=H)，产生的第二比较信号B为高电平；比较延迟数据大于等于第二比较电平T (B卩，b≤T)、且第二预处理数据b-h2小于等于第二比较电平T时(B卩，b < H)，产生第二比较信号B保持前一电平状态不变，其中，将H记为第三比较电平。可以看出，第二比较信号B同样是由数据“I”和数据“O”构成的高低电平信号。采样数据b实际上是和两个比较电平T和H进行比较，当低于T时，第二比较信号B为低电平；当高于H时，第二比较信号B为高电平；当处于H和T之间时，第二比较信号B保持不变，不会产生到低电平的波动，那么处于第二粘滞范围h2内的噪声也得到了抑制。
[0072]触发控制单元504用于依据数字比较单元503产生的第一比较信号A和第二比较信号B进行触发逻辑处理。具体的，依据第一比较信号A和第二比较信号B产生第三比较信号C，使第三比较信号B的上升沿位置与第一比较信号A的上升沿位置相同，第三比较信号C的下降沿位置与第二比较信号B的下降沿位置相同。再依据所述第三比较信号C进行触发逻辑处理，产生触发信号d。
[0073]结合图6可以看出，触发控制单元504依据第三比较信号C进行触发逻辑处理时，第一比较电平L和第二比较电平T之间的范围越大，第二比较电平T和第三比较电平H之间的范围越大，也即粘滞范围越大，则可以消除被测信号中更大范围的噪声。对比图4示出的实施例一，可以知道，若消除被测信号中更大范围的噪声，同时会带来更大的时间误差。而本实施例三，用户输入的电平T与采样数据b的交点为Xl和x2，可以看出最终得到的第三比较信号C的边沿位置分别与Xl和x2严格对齐，使得用户期望的触发位置与实际产生的触发位置保持一致。因此，实施例三相比于实施例一，既可以消除噪声，同时，又能够减小时间误差，使得用户期望的触发位置与实际产生的触发位置更加贴近，提高了触发的精度。
[0074]作为一个举例说明，在本发明实施例三中，触发控制单元504包括:
[0075]第一运算单元，其将第一比较信号的前一数据Aw进行逻辑非运算后、与第一比较信号的当前数据At进行逻辑与运算，产生第一逻辑运算结果(At&!At_i)；
[0076]第二运算单元，其将第二比较信号的当前数据Bt进行逻辑非运算后、与第二比较信号的前一数据Bh进行逻辑与运算，并对逻辑与运算的结果进行逻辑非运算，产生第二逻辑运算结果(!(!Β,&Βη))；
[0077]第三运算单元，其对第三比较信号的前一数据Cw与第一逻辑运算结果(At&!At_i)进行逻辑或运算，并将逻辑或运算的结果CtJ (At&!At_i)与第二逻辑运算结果(！
进行逻辑与运算，产生第三比较信号的当前数据Ct ；
[0078]触发逻辑单元，其依据第三比较信号进行触发逻辑处理，产生触发信号。
[0079]也就是说，生成的第三比较信号C可以用如下公式表示:
[0080]Ct=Cw I (At&! Ah) & (! (! Bt&Bt_!))
[0081]其中，Ct为第三比较信号的当前数据，Ct^1为第三比较信号的前一数据，At为第一比较信号的当前数据，Aw为第一比较信号的前一数据，Bt为第二比较信号的当前数据，Bh为第二比较信号的前一数据。结合图6，
[0082]At=I, Ah=O, Bt=O, IV1=O, C^1=O 时，Ct=I ；
[0083]At=I, Ah=I, Bt=I, IV1=O, C^1=I 时，Ct=I ；
[0084]At=I, Ah=I, Bt=O, IV1=I, C^1=I 时，Ct=O ；
[0085]At=O, Ah=I, Bt=O, IV1=O, C^1=O 时，Ct=0......
[0086]作为一个举例说明，在本发明实施例三中，所述设置单元501用于接收用户输入的第二比较电平T、第一粘滞范围hi和第二粘滞范围h2，并通过将第二比较电平T减去第一粘滞范围hl，生成第一比较电平L，然后再对L、T、hl和h2进行设置。作为另一个举例说明，在本发明实施例三中，所述设置单元501直接接收用户输入的、第一比较电平L、第二比较电平T、第一粘滞范围hi和第二粘滞范围h2，并进行设置。
[0087]作为一个举例说明，在本发明实施例三中，数字比较单元503的电平比较处理产生的比较信号也可以与图4相反:当延迟数据b小于第一比较电平L时，第一比较信号A为高电平；当第一预处理数据b-hl大于第一比较电平L时，第一比较信号A为低电平。当延迟数据小于第二比较电平T时，第二比较信号B为高电平；当第二预处理数据b-h2大于第二比较电平T时，第二比较信号B为低电平。那么，第三比较信号B的上升沿位置与第一比较信号A的下降沿位置相同，第三比较信号C的下降沿位置与第二比较信号B的上升沿位置相同。
[0088]参照图7，示出了本发明一种具有改进触发功能的示波器实施例四的结构示意图，本实施例提出的示波器700，包括设置单元701、数据采样单元702、数字比较单元703、触发控制单元704和采样存储单元705。与实施例三不同的是:
[0089]数据采样单元702可以包括N个并行的模数转换器ADCl~ADCN，其响应于多个频率相同、相位不同的采样时钟分别对被测信号a进行模拟到数字的转换，实现并行数据采样，每一个模数转换器ADC依据与其对应一个采样时钟对被测信号a进行采样后得到多路采样数据和触发时钟，例如，一个ADC采样后可以得到4路、8路或者16路采样数据。多个ADC交织采样后，按照采样时间的先后顺序可以得到并行的η路采样数据bl~bn。数据采样单元702可实现不同的采样率，输出采样数据的宽度η也不同，η取决与采样率及触发系统的处理时钟，如果数据采样单元702的采样率为1G，触发时钟频率为125MHz，那么η为8。
[0090]在本实施例四中，数字比较单元703包括:通道选择单元7031，当接收来自多个通道的被测信号时，可以根据通道的开关状态选择某一通道的采样数据，通道选择单元7031轮循扫描处理不同的通道，但是通道之间的数据没有关联，触发控制单元704的逻辑处理部分也是针对各个通道分别单独处理的。通道选择单元7031还可以具有数据抽取功能，例如数据采样单元702输出16路并行的采样数据，则，其抽取其中的8路进行后续的电平比较处理。作为一个举例说明，如果示波器700只具备单个通道，采样率是1GHz，触发时钟也是1GHz，那么通道选择单元7031则可以去除。作为又一个举例说明，可以将通道选择单元7031替换为数据插值单元，用于对采样数据进行插值处理，以提供更高的触发精度。
[0091]在本发明实施例四中，第一粘滞范围和第二粘滞范围相同，均为hl，则用户只需要输入一个粘滞范围，数字比较单元703仅包括η个加法器即可。所述η个加法器，用于分别将每一路采样数据bm加上负的第一粘滞范围-hi，共产生η路第一预处理数据bm_hl，m=l、
2、3……η ;还包括η个寄存器，用于分别对每一路采样数据bm进行延迟处理，产生η路延迟数据，即，延迟后的采样数据bm。数字比较单元703还包括4n个比较器，相当于2n个粘滞比较器，每4个比较器作为一组，对应一路采样数据bm，参照实施例三，4个比较器产生4个比较结果 AHm=bm-hl-L=bm_T、ALm=bm_L ；BHm=bm-h1-L=bm-T> BLm=bm_L。
[0092]数字比较单元703还包括第一电平比较处理模块7033，其对2n路比较结果AL1~ALpAH1~AHn进行粘滞处理，产生η路第一比较信号A1~An，粘滞处理的算法公式为:
[0093]Am=AHm I (Am^1MLm), m= 1、2、3......η。
[0094]根据公式可以推出每个比较信号的结果:
[0095]A1=AH11 (A0ML1)；
[0096]A2=AH21 (A1ML2)；
[0097]A3=AH3I (A2ML3)......依次类推。
[0098]其中，Atl表示前一个触发时钟周期第一比较信号的最后一个数据。同理，数字比较单元703还包括第二电平比较处理模块7034，其对2η路比较结果BL1~BL1^P BH1~BHn进行粘滞处理，产生η路第二比较信号B1~Bn，粘滞处理的算法公式为:Bm=BHm| (Bm^feBLm)，m=l、2、3……η。该过程与第一电平比较处理模块7033的粘滞处理类似，此处不再赘述。通过4η个比较器、第一电平比较处理模块7033和第二电平比较处理模块7034的共同作用，保证:当一路延迟数据(延迟后的采样数据bm)小于第一比较电平L时(B卩，bm〈L)，产生的第一比较信号Am为低电平；当第一预处理数据bm-hl大于第一比较电平L时(B卩，bm>L+hl=T)，产生的第一比较信号Am为高电平；当延迟数据大于等于第一比较电平L(即，bm≥L)、且第一预处理数据bm-hl小于等于第一比较电平L时(B卩，bm ( T)，产生第一比较信号Am保持前一电平状态不变。当一路延迟数据(延迟后的采样数据bm)小于第二比较电平T时(SP，bm〈T)，产生的第二比较信号Bm为低电平；当第二预处理数据bm-h2大于第二比较电平T时(BP, bm>T+h2=H)，产生的第二比较信号Bm为高电平；比较延迟数据大于等于第二比较电平T (即，bm≥T)、且第二预处理数据bm-h2小于等于第二比较电平T时(B卩，bm≥H)，产生第二比较信号Bm保持前一电平状态不变。
[0099]之后，触发控制单元704依据η路第一比较信号Al~An和η路第二比较信号BI~Bn产生η路第三比较信号；并依据η路第三比较信号进行触发逻辑处理，产生触发信号b ;其中，触发控制单元704针对η路第一比较信号Al~An中的数据，按照数字采样的时间顺序查找数据变化，并依据η路第一比较信号Al~An的数据变化产生所述η路第三比较信号，使η路第三比较信号中数据变化“01”的位置与η路第一比较信号中数据变化“01”的位置相同；以及，针对η路第二比较信号BI~Bn中的数据，按照数字采样的时间顺序查找数据变化，并依据η路第二比较信号BI~Bn的数据变化产生所述η路第三比较信号，使η路第三比较信号中数据变化“10”的位置与η路第二比较信号BI~Bn中数据变化“10”的位置相同。本实施例四与实施例三类似，多路比较信号中，数据变化“01”的位置相当于该比较信号的上升沿位置，数据变化“10”的位置相当于该比较信号的下降沿位置。
[0100]结合图8，以8路第一比较信号Al~AS为例，按照数字采样的时间顺序查找数据变化，8路第一比较信号中数据变化“01”的位置用K标示出，相当于在第一比较信号A3与Α4之间出现上升沿，据此，所产生8路第三比较信号中数据变化“01”的位置也应当在8路第三比较信号中第4路的同一位置处。与此类似，依据第二比较信号BI~Β8，产生第三比较信号中数据变化“10”的位置。
[0101]作为一个举例说明，每一路第三比较信号Cm可有如下公式得出:
[0102]Cm=Cm^1 (A^IAmJ&(! (!Β^Βη))，其中，m=l、2、3……η
[0103]具体实现过程可参见实施例三的相关说明，此处不再赘述。
[0104]数字比较单元703依据η路第三比较信号进行触发逻辑处理，依据多路信号进行触发逻辑处理的过程属于现有技术的内容，本发明不再赘述。通过4个比较电平的比较处理，η路第三比较信号的边沿位置，即数据变化“01”和“10”的位置与用户期望的触发位置更为接近，提高了触发的精度。
[0105]可以理解的是，本发明实施例四同样可以以适用于实施例三，即η取值为I。本发明实施例还可以增加η个加法器，即第二粘滞范围与第一粘滞范围不同。
[0106]本发明上述各个实施例中的加法器可以替换为减法器，则采样数据加上负的第一粘滞范围或第二粘滞范围，相应替换为采样数据直接减去第一粘滞范围或第二粘滞范围。作为一个举例说明，上述各个实施例的设置单元可以输出一个控制信号至加法器、第一电平比较处理模块和第二电平比较处理模块。以实施例四为例，参照图7，控制信号fl作用于加法器，用于控制加法器进行加法处理还是减法处理，也就是输出bm+h还是bm-h，h为第一粘滞范围或第二粘滞范围。控制信号f2作用于第一电平比较处理模块7033，用于识别各个比较器输出的是A^1还是ALm，控制信号f 2作用于第二电平比较处理模块7034，用于识别各个比较器输出的是BHm还是BLm。经减法处理输出bm-h时，各个比较器的输出结果如图7所示；经加法处理输出bm+h时，各个比较器的输出结果AHm和ALm对调，BHm和BLm对调，即:bm+h与L比较后输出ALm, bm与L比较后输出AHm, bm+h与T比较后输出BLm, bm与T比较后输出BHm。
[0107]所述的寄存器可以由D触发器构成，延迟处理的时间等于加法器或减法器的处理时间，使得从寄存器输出的延迟数据与从加法器或减法器输出的预处理数据保持同步，作为一个举例说明，对每一路采样数据延迟一个采样时钟周期的时间。
[0108]本发明实施例所述的一种具有改进触发功能的示波器，可适用于与时间比较相关的触发逻辑处理，例如，脉宽触发、斜率触发、周期触发、矮脉冲触发、延迟触发等，以达到精确的触发时刻。此外，本发明实施例所述的示波器同样可以适用于边沿触发等其它触发。本发明各个实施例均是以来自于一个通道的被测信号a进行说明的，对于两个通道的触发，来自于另一个通道的被测信号的采样、电平比较等处理与被测信号a相同，可相互参见。
[0109]本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
[0110]以上对本发明所提供的一种改进触发功能的示波器，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在【具体实施方式】及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
【权利要求】
1.一种具有改进触发功能的示波器，包括: 设置单元，用于设置一个第一比较电平； 数据采样单元，用于对被测信号进行数字采样，获得η路采样数据，η > I ； 数字比较单元，用于依据所述第一比较电平和所述η路采样数据进行电平比较处理，产生比较信号； 触发控制单元，用于依据所述比较信号进行触发逻辑处理，产生触发信号； 其特征在于， 所述设置单元还用于设置一个第一粘滞范围； 所述数字比较单元用于将每一路采样数据减去所述第一粘滞范围，产生η路第一预处理数据；对每一路采样数据进行延迟处理，产生η路延迟数据；以及，依据所述第一比较电平，对相对应的每一路第一预处理数据和每一路延迟数据进行电平比较处理，产生η路第一比较信号； 则所述触发控制单元依据所述η路第一比较信号进行触发逻辑处理，产生所述触发信号。
2.如权利要求1所述的方法，其特征在于，所述数字比较单元进行的电平比较处理为: 比较一路延迟数据小于所述第一比较电平时，产生的一路第一比较信号为低电平斗匕较对应的一路第一预处理数据大于所述第一比较电平时，产生对应的一路第一比较信号为高电平；比较所述一路延迟数据大于等于第一比较电平、且对应的一路第一预处理数据小于等于第一比较电平时，产生对应的一路第一比较信号保持前一电平状态不变。
3.如权利要求1所述的方法，其特征在于， 所述设置单元还用于设置一个第二比较电平和一个第二粘滞范围； 所述数字比较单元还用于将每一路采样数据减去所述第二粘滞范围，产生η路第二预处理数据；以及，依据所述第二比较电平，对相对应的每一路第二预处理数据和每一路延迟数据进行电平比较处理，产生η路第二比较信号； 所述触发控制单元依据所述η路第一比较信号以及所述η路第二比较信号进行触发逻辑处理，产生所述触发信号。
4.如权利要求3所述的方法，其特征在于， 所述数字比较单元比较一路延迟数据小于所述第二比较电平时，产生的一路第二比较信号为低电平；比较对应的一路第二预处理数据大于所述第二比较电平时，产生对应的一路第二比较信号为高电平，比较所述一路延迟数据大于等于第二比较电平、且对应的一路第一预处理数据小于等于第二比较电平时，所述第二比较信号保持前一电平状态不变。
5.如权利要求1或2所述的示波器，其特征在于， 所述设置单元用于接收用户输入的所述第一比较电平和所述第一粘滞范围并进行设置。
6.如权利要求3或4任一项所述的示波器，其特征在于， 所述设置单元用于接收用户输入的所述第二比较电平、所述第一粘滞范围和所述第二粘滞范围，并通过将第二比较电平减去所述第一粘滞范围，生成所述第一比较电平，并进行设置。
7.如权利要求6所述的示波器，其特征在于，所述第一粘滞范围与所述第二粘滞范围相同。
8.如权利要求1至4任一项所述的示波器，其特征在于，所述数字比较单元的延迟处理为: 对每一路采样数据延迟一个采样时钟周期的时间。
9.如权利要求3或4任一项所述的示波器，其特征在于， 所述数据采样单元产生一路采样数据时， 所述触发控制单元依据所述第一比较信号和第二比较信号产生第三比较信号，使所述第三比较信号的上升沿位置与所述第一比较信号的上升沿位置与相同，所述第三比较信号的下降沿位置与所述第二比较信号的下降沿位置与相同；并依据所述第三比较信号进行触发逻辑处理，产生所述触发信号。
10.如权利要求9所述的示波器，其特征在于， 所述触发控制单元包括: 第一运算单元，用于将所述第一比较信号的前一数据进行逻辑非运算后、与所述第一比较信号的当前数据进行逻辑与运算，产生第一逻辑运算结果； 第二运算单元，用 于将所述第二比较信号的当前数据进行逻辑非运算后、与所述第二比较信号的前一数据进行逻辑与运算，并对逻辑与运算的结果进行逻辑非运算，产生第二逻辑运算结果； 第三运算单元，用于对第三比较信号的前一数据与第一逻辑运算结果进行逻辑或运算，并将逻辑或运算的结果与第二逻辑运算结果进行逻辑与运算，产生第三比较信号的当前数据； 触发逻辑单元，用于依据所述第三比较信号进行触发逻辑处理，产生所述触发信号。
11.如权利要求3或4任一项所述的示波器，其特征在于， 所述数据采样单元产生并行的η路采样数据，且η>1时， 所述触发控制单元依据所述η路第一比较信号和所述η路第二比较信号产生η路第三比较信号；并依据所述η路第三比较信号进行触发逻辑处理，产生所述触发信号； 其中，所述触发控制单元分别针对所述η路第一比较信号中的数据和η路第二比较信号中的数据，按照数字采样的时间顺序查找数据变化，并依据所述数据变化产生所述η路第三比较信号，使所述η路第三比较信号中数据变化“01”的位置与所述η路第一比较信号中数据变化“01”的位置相同，所述η路第三比较信号中数据变化“10”的位置与所述η路第二比较信号中数据变化“10”的位置相同。
【文档编号】G01R13/02GK104076178SQ201310101278
【公开日】2014年10月1日 申请日期:2013年3月27日 优先权日:2013年3月27日
【发明者】龚桂强, 王悦, 王铁军, 李维森 申请人:苏州普源精电科技有限公司