可测试性设计微探针的制作方法
【专利摘要】用于测试具有在器件内部的第一和第二互连芯片的器件的系统和技术，包括：选择通信通路上的位置，内部信号在第一和第二芯片之间沿着该通路在器件内部传导；以及将测试探针连接到该位置。
【专利说明】可测试性设计微探针
[0001]本申请是申请日为2008年2月20日、国际申请号为PCT/US2008/054384、中国国家申请号为200880006040.X、发明名称为“可测试性设计微探针”的中国专利申请的分案申请。
【技术领域】
[0002]本申请涉及一种自动测试设备，并且更具体地涉及用于测量来自集成电路的信号的器件。
【背景技术】
[0003]在被称为“封装”的过程中，将集成电路(IC)的组件装配到封装中，并且测试最终的封装IC以验证其功能性。在封装期间，经常将裸芯(即，从完成的晶片切割的集成电路芯片)附着到诸如印刷电路板的衬底或支撑结构，并且用诸如环氧树脂或塑料的封装材料来密封晶片。除了其他因素，根据设计的应用和规格，可以以不同的布置来装配裸芯。
[0004]例如，倒装芯片是其中将裸芯安装到被折叠或“倒装”的柔性电路板以形成三维封装的装配类型。当将芯片的上侧朝下时，一些倒装芯片组件在提供对电路板的电连接的有源表面上具有焊料凸块。然后，倒装芯片通常经历用保护材料覆盖芯片表面的密封过程。和其他类型的IC封装一样，倒装芯片封装通常包括用于接收外部信号的输入引脚和用于发送由IC生成的信号的输出引脚。
【发明内容】
[0005]本发明描述用于测试器件(例如，封装集成电路)的系统和方法，包括计算机程序
女口
广叩ο
[0006]—般来说,在一方面中，本申请描述用于测试具有在被测器件内部的第一和第二互连芯片的被测器件的自动测试设备。该自动测试设备包括测试探针；以及测试器件，其被通信地耦合到被测器件。测试器件包括用以与被测器件交换信号的电路，该信号包括由被附着到第一和第二芯片之间的通信通路的测试探针所获取的内部信号，该内部信号沿着通信通路在被测器件内部传导，并且从器件上的外部引脚是不可接入的。测试探针包括:第一导电部分，该第一导电部分被连接到通信通路；第二导电部分，该第二导电部分被附着到测试器件；以及阻性组件，该阻性组件被耦合到第一和第二导电部分。该阻性组件具有阻抗，以(I)在测试期间基本上将测试器件的负载与器件隔离，该负载被通信地耦合到测试探针；以及(2)基本上隔离通过测试探针的第二导电部分传播的信号。
[0007]一般来说，在另一方面中，本申请还描述用于测试具有在器件内部的第一和第二互连芯片的器件的方法和计算机程序产品。该方法包括:选择通信通路上的位置，内部信号在第一和第二芯片之间沿着该通路在器件内部传导；以及将测试探针连接到该位置。该测试探针具有阻抗，以(I)在测试期间将测试仪器的负载与器件基本上隔离，该负载被通信地耦合到测试探针；以及(2)在正常的操作期间将通过测试探针的导电部分传播的信号与器件基本上隔尚。
[0008]一般来说，在另外的方面中，本发明还描述封装集成电路，该封装集成电路包括:第一和第二芯片，该第一和第二芯片具有从封装集成电路外部可接入的外部引脚；第一和第二芯片之间的电连接，该电连接提供内部信号在第一和第二芯片之间沿其传播的通路，该内部信号从第一和第二芯片上的外部引脚是不可接入的；以及探针，该探针被配置成测量该内部信号。该探针包括:第一导电部分，该第一导电部分被连接到通路；第二导电部分，该第二导电部分被配置成附着到测试设备；以及阻性组件，该阻性组件被耦合到第一和第二导电部分。该阻性组件具有阻抗，以(I)在测试期间将测试设备的负载与电连接基本上隔离，该负载被通信地耦合到测试探针；以及(2)基本上隔离通过测试探针的第二导电部分传播的信号。
[0009]实施例可以包括以下方面中的一个或多个。内部信号从器件的外部引脚是不可接入的。可以在器件的设计阶段期间来执行位置的选择。测试探针的阻抗可以大于100欧姆。可以在器件的制造期间将测试探针焊接到该位置。可以将测试探针的导电部分中的一个附着到自动测试设备。可以使用探针在该位置处将测试信号传送到器件。
[0010]阻性组件可以包括电阻器和/或晶体管实现的缓冲器。可以将测试探针与被测器件的内部组件(例如，第一或第二芯片中的一个)集成。测试探针的第二导电部分可以被配置成从测试设备接收测试信号；以及向第一和第二芯片中的一个或二者传送测试信号。第一和第二芯片可以被附着到柔性印刷电路板。
[0011 ]自动测试设备可以包括用以分析从测试探针接收到的信号的电路。自动测试设备可以包括被配置成电耦合到测试探针的第一和第二导电部分中的一个的接触。可以在自动测试设备中包括用于在该位置处向器件传送测试信号并且用于从测试探针接收内部信号的电路。
[0012]一个或多个实施例可以提供下面优点中的一个或多个。能够在不影响信号的完整性的情况下监控被测器件(例如，封装IC芯片)的内部位置处的信号。对从外部引脚不可接入的封装芯片的内部组件提供接入。更加有效地验证和调试封装芯片。在测试期间将测试仪器的负载与器件隔离，并且在正常的操作期间将测试引脚和其上产生的信号与器件隔离。使用探针，能够将测试信号传送到从器件的外部引脚不可接入的封装芯片的内部位置。
[0013]在以下的附图和描述中阐述了一个或多个实施例的细节。从说明书和附图以及从权利要求，其他特征、目标和优点将显而易见。
【专利附图】
【附图说明】
[0014]图1A和图1B是被测器件(DUT)的框图。
[0015]图2A和图2B是其他DUT的框图。
[0016]图3是用于测试图2A和图2B的DUT的过程的流程图。
【具体实施方式】
[0017]本申请涉及使用测试探针(称为“可测试性设计(DFT)探针”)来测量完成的IC (还称为“封装芯片”)内部信号的半导体器件。封装芯片包括从分立的晶片制造的并且在封装级进行互连的内部组件。例如，内部组件可以包括在柔性印刷电路板上装配的并且以倒装芯片构造布置的多个裸芯。这种布置通常被称为系统级封装(SiP)。封装的芯片的示例包括系统芯片(SOC)和专用集成电路(ASIC)。
[0018]图1A示出封装芯片10的框图，该封装芯片10包括封装18内部的第一内部芯片12和弟二内部芯片14。内部芯片12和14被制造为从相冋晶片或不冋晶片切表1]的两个不同的裸芯。如果裸芯来自相同的晶片，则它们能够被集成到一个单芯片中。因为可以通过不同的过程来制造多芯片，所以多芯片通常来自不同的晶片。在一些实施例中，将内部芯片12和14安装到柔性电路板。芯片12和14中的一个或二者可以包括感应无源组件，如电感器、电容器、石英晶体和声表面波(SAW)滤波器。封装芯片10的封装18还包括外部引脚16，该引脚16包括用于在封装芯片10的正常操作期间接收外部输入信号的输入引脚和用于向一个或多个外部器件(未不出)传送输出信号的输出引脚。在内部芯片12和14之间的内部电连接11提供内部信号在内部芯片12和14之间沿其传播的通路。在该示例中，内部连接11不可以从任何外部引脚16接入到封装芯片10的外部。如下所述，对内部连接11的直接连接会损害信号传送的性能。
[0019]虽然能够通过观察在外部引脚16处生成的信号来得到关于是封装芯片10是否正在正确执行的一些情况，但是经常更加需要并且在一些情况中必须测量在封装内部的信号，例如，经由内部连接11在内部芯片12和14之间传播的信号。例如，通常由于封装而使得难以对内部信号进行接入。
[0020]图1B示出具有被连接到内部连接11的测试引脚9的图1A的封装芯片10。虽然在制造期间可以在封装18中包括测试引脚9来提供从外部到封装芯片10内部的位置的连接，以使得能够测量内部信号，但是在正常的操作期间，尤其是在以高频操作期间，测试引脚9能够产生干扰反射、缺陷和不期望的响应。由测试引脚9引起的另一个问题是，当将测试仪器连接到引脚时，测试仪器将在正常操作下不会出现的额外负载添加到器件。该额外的负载会影响在测试仪器所接收到的信号并且使测试结果偏斜。
[0021 ] 在一些测试方案中，在将内部芯片装配到封装芯片中之前独立地测试内部芯片并且验证其功能正常。因为通过测试的内部芯片被称为“合格裸芯”(known-good die)，所以这些类型的测试方案通常被称为“合格裸芯”测试。即使内部芯片已经被验证为是合格裸芯，但在将该芯片在装配到封装中之前，可能在后续的制造/装配过程(例如，研磨过程)期间被损坏或毁坏。在这种过程期间，裸芯可能承受使他们功能不正常的物理上或电损坏。例如，裸芯的至少一部分可能过热，和/或可能断开或短路电连接。即使在合格裸芯测试工序期间封装芯片的所有组件已经被验证为功能正常，但是在装配之后，封装芯片也可能是有缺陷的。
[0022]如以下进一步的详细描述，为了设法解决前述测试技术的至少一些缺点，DFT探针使得可以在测试和正常操作期间维持封装芯片内信号的完整性的同时直接分析该内部信号(例如，内部芯片之间的信号)。
[0023]参考图2A，封装芯片30被配置成使得能够在其内部位置中的一个或多个位置处进行测试。封装芯片30包括被装配在封装19内部的第一内部芯片13和第二内部芯片15。例如，封装19可以是其中第一和第二芯片13和15被安装到柔性电路板的倒装芯片封装。封装芯片30的封装19包括外部引脚17，该外部引脚17包括用于在封装芯片30的正常操作期间接收外部输入信号的输入引脚和用于向一个或多个外部设备(未示出)传送输出信号的输出引脚。
[0024]第一和第二内部芯片13和15被制作为从相同晶片或从不同晶片切割的两个不同的裸芯。在一些实施例中，第一内部芯片13可以是信号发射器,并且第二内部芯片15可以是信号接收器。第一和第二芯片13和15中的一个或二者可以是集成电路并且/或包括电感组件，诸如石英晶体和SAW滤波器。封装芯片30还包括被电耦合到内部信号通路21的DFT探针20，内部信号通过该内部信号通路21在第一和第二内部芯片13和15之间传播。内部信号通路21可以包括用于在第一和第二内部芯片13和15之间传送内部信号的一个或多个布线和其他组件(例如，电阻器、电容器等)。
[0025]DFT探针20在内部信号通路21的位置处提供从封装19内部到封装19外部的连接。DFT探针包括被耦合到第一和第二导电组件24和26 (例如，导线)的阻性组件22。第一导电组件24处于与信号通路21的电通信中。例如，第一导电组件24可以是被焊接到信号通路21上的位置的布线。第二导电组件26被电耦合到阻性组件22，并且包括用于提供对封装19内的互连(例如，布线)的接入的外部测试引脚27。例如，第二导电组件26可以是被连接到阻性组件22并且通过封装19的外壳延伸以形成测试引脚27的布线。
[0026]测试引脚27被配置成附着到外部测试设备32，该外部测试设备32可以包括以下的一个或多个:自动测试设备、示波器、频谱分析器、逻辑分析器、噪声分析器、万用表和其他电子测试设备。测试设备32具有能够被连接到测试引脚27的接触34，诸如探针。通过测试引脚27，测试设备32接收沿着信号通路21传播的内部信号，并且向处于与信号通路21的电通信的各种内部组件(例如，内部芯片13和15)传送测试信号。DFT探针20被用来监视各种内部信号，包括封装内信号(例如，在以分立裸芯制造的封装内的组件之间所发送的信号)。例如，在其中内部芯片13和15来自分立晶片的实施例中，沿着信号通路21传播的信号是封装内信号。DFT探针20还被用来将信号引入到封装芯片30中。
[0027]阻性组件22具有用于在测试期间将测试设备32的负载与内部组件(例如，内部芯片13和15)基本上隔离的阻抗。因此，DFT探针20使得测试设备32能够在测试设备32的阻抗对内部信号没有任何显著程度影响的情况下来测量内部信号。换言之，能够从在测试设备32处测量的内部信号获得期望的信息。阻性组件22还将封装芯片30的内部组件与包括引脚27的第二导电组件26基本上隔离，使得在正常的操作期间，通过导电组件26传播的任何信号几乎对内部组件的操作没有任何影响。例如，当导电的阻性组件22削弱通过第二导电组件26传播的信号时，可以实现基本上的隔离，使得封装芯片30的内部组件按期望操作。
[0028]阻性组件22的阻抗通常大于100欧姆。例如，阻抗可以在几百欧姆到几千欧姆的范围内。阻性组件22可以是无源器件，例如，单个电阻器、分压器、或者电阻器、电容器和其他无源电组件的组合。阻性组件22还可以是晶体管实现的缓冲器(例如，射极跟随器)或者是也可以包括无源组件的晶体管实现的缓冲器的组合。可以在制造阶段将DFT探针20集成到封装芯片30中。
[0029]图2B示出与图2A的封装芯片30相同的封装芯片31，除了阻性组件22位于内部芯片13内部。阻性组件22可以被设计并且制造在内部芯片13和15中的一个的硅的内部。例如，图2B的阻性组件22可以是晶体管实现的缓冲器或者是也可以包括无源组件的晶体管实现的缓冲器的组合。在其他实施例中，阻性组件22被制造在分立的硅片上并且稍后被附着到内部芯片13和15之间的互连。例如，阻性组件22可以附着到柔性电路板，内部芯片13和15附着到所述柔性电路板。
[0030]参考图3，描述了用于制造和测试诸如图2所示的封装芯片30的封装芯片的过程40。在制造期间，选择(42)内部测试位置。例如，内部测试位置可以是沿着多个内部组件之间的信号通路(例如，内部芯片12和15之间的信号通路21)的位置。将DFT探针(例如，图2的DFT探针20)连接(44)到内部测试位置。在一些实施例中，将DFT探针的导体焊接到测试位置。在其他实施例中，在设计阶段期间选择内部测试位置并且DFT探针被制造在内部组件中的一个内。在接触34处将DFT探针连接(46)到测试设备32。从DFT探针，测试设备32接收(48)传播通过内部测试位置的信号，并且分析该信号以验证封装芯片中的一个或多个内部组件是否功能正常。通过DFT探针，测试设备32还可以在内部测试位置处向封装芯片传送(50)测试信号。在一些实施例中，在不同的内部测试位置处将多个DFT探针集成到封装芯片中。在这些实施例中，可以使用DFT探针的第一部分以将内部信号从内部测试位置传送到测试设备32，并且可以使用DFT探针的第二部分以将测试信号从测试设备32传送到内部测试位置。例如，测试设备32可以使用第一 DFT探针来向第一内部位置传送测试信号，并且响应于该测试信号，使用第二 DFT探针来监控在第二测试位置处生成的信号。
[0031]过程40和测试设备32不限于使用这里描述的硬件和软件。能够以数字电子电路或以计算机硬件、固件、软件或其组合来实现过程40和测试设备32，例如，可以使用软件来控制测试信号的发送和接收以及DFT探针的放置。
[0032]能够经由计算机程序产品，S卩，被有形地包含在例如机器可读存储器器件中或传播的信号中的信息载体中的计算机程序，来至少部分地实现过程40和测试设备32，用于由例如可编程处理器、计算机或多个计算机的数据处理装置来执行或控制数据处理装置的操作。能够以任何形式的编程语言来写计算机程序，编程语言包括汇编语言或解释语言，并且能够以任何形式来部署计算机程序，包括作为独立程序或作为模块、组件、子程序或适合在计算环境中使用的其他单元。能够在一个位置处或分布在多个位置处可以部署要在一个计算机或多个计算机上执行的计算机程序，并且通过通信网络互连。
[0033]能够通过执行一个或多个计算机程序的可编程处理器来执行与实现过程40和测试设备32相关联的行为，以执行过程的功能。所有或部分的过程40和测试设备32能够被实现为专用逻辑电路，例如FPGA (现场可编程门阵列)和/或ASIC (专用集成电路)。
[0034]适合于执行计算机程序的处理器包括，例如，通用或专用微处理器这二者、以及任何类型的数字计算机中的任何一个或多个处理器。一般来说，处理器将从只读存储器或随机存取存储器或这二者接收指令和数据。计算机的元件包括用于执行指令的处理器和用于存储指令和数据的一个或多个存储器器件。
[0035]已经描述了很多实施例。尽管如此，应当理解，可以做出各种修改。例如，图2的封装芯片30可以被制造成包括电耦合到多个内部测试位置的多个DFT探针。内部信号通路21可以是包括布线、总线等的任何通信通路。因此，包括这里没有特别描述的组件的其他实施例在下面的权利要求的范围内。
【权利要求】
1.一种用于测试具有在器件内部的第一和第二互连芯片的所述器件的方法，所述方法包括: 选择通信通路上的位置，内部信号在所述第一和第二芯片之间沿着所述通信通路在所述器件内部传导； 将测试探针连接到所述位置， 所述测试探针具有阻抗以: 在测试期间将测试仪器的负载与所述器件基本上隔离，所述负载被通信地耦合到所述测试探针；以及 在正常操作期间将通过所述测试探针的导电部分传播的信号与所述器件基本上隔离。
2.根据权利要求1所述的方法，其中， 所述器件是封装集成电路，并且内部信号从所述器件的外部引脚是不可接入的。
3.根据权利要求1所述的方法，其中， 在所述器件的设计阶段期间执行选择位置。
4.根据权利要求1所述的方法，其中， 所述测试探针的阻抗大于100欧姆。
5.根据权利要求1所述的方法，其中， 连接测试探针包括一个或多个将所述测试探针焊接到所述位置，以及使用厚膜或薄膜沉积来附着所述测试探针。
6.根据权利要求1所述的方法，进一步包括: 将所述测试探针的导电部分中的一个附着到自动测试设备。
7.根据权利要求1所述的方法，进一步包括: 使用所述探针，在所述位置处将测试信号传送到所述器件。
8.根据权利要求1所述的方法，其中， 在所述器件的制造期间执行连接。
9.一种封装集成电路包括: 第一和第二芯片，其具有从所述封装集成电路的外部可接入的外部引脚； 所述第一和第二芯片之间的电连接，其提供内部信号在所述第一和所述第二芯片之间沿其传播的通信通路，所述内部信号从包括所述第一和第二芯片的封装上的外部引脚是不可接入的；以及 探针，其被配置成测量所述内部信号，所述探针包括: 第一导电部分，其被连接到所述通信通路； 第二导电部分，其被配置成附着到测试设备；以及 阻性组件，其被耦合到所述第一和第二导电部分，所述阻性组件具有阻抗以: 在测试期间将所述测试设备的负载与所述电连接基本上隔离，所述负载被通信地耦合到所述测试引脚；以及 基本上隔离通过所述测试探针的所述第二导电部分传播的信号。
10.根据权利要求9所述的封装集成电路，其中， 所述阻性组件包括电阻器。
11.根据权利要求9所述的封装集成电路，其中， 所述阻性组件包括晶体管实现的缓冲器。
12.根据权利要求9所述的封装集成电路，其中， 将所述测试探针与所述第一和第二芯片中的一个集成。
13.根据权利要求9所述的封装集成电路，其中，所述第二导电部分被配置成: 从所述测试设备接收测试信号；以及 将所述测试信号传送到所述第一和第二芯片中的一个或二者。
14.根据权利要求9所述的封装集成电路，其中， 将第一和第二芯片附着到柔性印刷电路板。
15.一种用于测试具有在被测器件内部的第一和第二互连芯片的所述被测器件的自动测试设备，所述自动测试设备包括: 测试探针；以及 测试器件，其被通信地耦合到所述被测器件，所述测试器件包括用以与所述被测器件交换信号的电路，所述信号包括由附着到所述第一和第二芯片之间的通信通路的所述测试探针所获取的内部信号，所述内部信号沿着所述通信通路在所述被测器件内部传导，并且从所述被测器件的外部引脚是不可接入的，其中，所述测试探针包括: 第一导电部分，其被连接到所述通信通路； 第二导电部分，其被附着到所述测试器件；以及 阻性组件，其被耦合到所述第一和第二导电部分，所述阻性组件具有阻抗以: 在测试期间将所述测试器件的负载与所述器件基本上隔离，所述负载被通信地耦合到所述测试探针；以及 基本上隔离通过所述测试探针的所述第二导电部分传播的信号。
16.根据权利要求15所述的自动测试设备，其中， 所述阻性组件具有大于100欧姆的阻抗。
17.根据权利要求15所述的自动测试设备，其中， 将所述测试探针与所述被测器件的内部组件集成。
18.根据权利要求15所述的自动测试设备，进一步包括: 用以分析从所述测试探针接收到的信号的电路。
19.根据权利要求15所述的自动测试设备，进一步包括: 被配置成电耦合到所述测试探针的所述第一和第二导电部分中的一个的接触。
20.根据权利要求15所述的自动测试设备，所述用以与所述被测器件交换信号的电路进一步包括: 用于使用所述测试探针在所述位置处将测试信号传送到所述器件的电路；以及 用于从所述测试探针接收所述内部信号的电路。
21.根据权利要求15所述的自动测试设备，其中，所述被测器件是封装集成电路。
【文档编号】G01R31/28GK103926521SQ201410123228
【公开日】2014年7月16日 申请日期:2008年2月20日 优先权日:2007年2月22日
【发明者】徐放 申请人:泰拉丁公司