物理量传感器的制造方法
【专利摘要】本发明的目的在于提供一种探测精度优异的、利用压阻效应来探测物理量的物理量传感器。为此，本发明的物理量传感器(1)利用压阻效应来探测物理量，所述物理量传感器(1)的特征在于，具有：第1导电型的阱层(4)，其形成在第1绝缘层(10)上；多个第2导电型的压阻层(2)，其形成在第1导电型的阱层(4)的表面侧；和第2导电型的分离层(5)，其在多个第2导电型的压阻层(2)之间，从第1导电型的阱层(4)的表面贯通至第1绝缘层(10)的表面。
【专利说明】物理量传感器
【技术领域】
[0001]本发明涉及利用压阻效应来探测物理量的物理量传感器。
【背景技术】
[0002]历来，已知一种利用硅等半导体的压阻效应，来探测压力、加速度、以及载重等物理量的物理量传感器。例如，作为对汽车的轮胎空气压等进行探测的物理量传感器，已知有隔膜式压力传感器。
[0003]图12是专利文献I所公开的压力传感器的剖面图。图13是专利文献I所公开的压力传感器的隔膜的剖面图。如图12所示，专利文献I所公开的现有例的压力传感器220构成为具有P型半导体的硅基板231，该P型半导体的硅基板231具备固定部(厚壁部)222和薄的隔膜221。
[0004]然后，如图13所示，对于隔膜221，在P型半导体的硅基板231中，形成有多个N+型杂质层的阱层204a、204b。然后，在这些N+型杂质层的阱层204a、204b内分别形成有具有压阻效应的P+型杂质层的压阻层202a、202b。
[0005]多个阱层204a、204b通过与作为硅基板231本身的杂质层被施以反向偏置而互相绝缘分离。然后，多个压阻层202a、202b通过设置于互相绝缘分离的各阱层204a、204b内而互相绝缘分离。这样，现有例的压力传感器220通过如下方式构成:在硅基板231中形成多个阱层204a、204b之后，在该阱层204a、204b内形成压阻层202a、202b。
[0006]然后，在硅基板231的表面形成有硅氧化膜等的绝缘层211，在绝缘层211上形成有由具有规定图案的铝(Al)等构成的连接布线层208。然后，在绝缘层211形成有贯通绝缘层211的第I连接孔213a以及第2连接孔213b，连接布线层208与压阻层202a、202b以及阱层204a、204b相连接，从而构成了桥接电路。
[0007]在先技术文献
[0008]专利文献
[0009]专利文献1:日本专利第2789291号公报
【发明内容】
[0010]发明要解决的课题
[0011]如图13所示，在现有例的压力传感器220中，在硅基板231中形成的多个阱层204a、204b以及多个压阻层202a、202b是杂质层。杂质层通过利用离子注入等向硅基板231中掺杂硼(B)、磷(P)等的杂质元素而形成。
[0012]由于杂质层通过向硅基板231中掺杂杂质元素而形成，因而在杂质层中容易发生形变。由于该形变，在杂质层中容易发生晶格缺陷、错位等的结晶缺陷。
[0013]进行离子注入后，为了杂质元素的活性化、结晶缺陷等的修复而进行退火处理。虽然结晶缺陷通过退火处理而被降低，但是在现有例的压力传感器220中，在硅基板231中，双重惨杂用于形成压阻层202a、202b的杂质兀素、和用于形成讲层204a、204b的杂质兀素。因此，在现有例的压力传感器220中，压阻层202a、202b的形变、其周边的形变较大，并不能通过退火处理使压阻层202a、202b的结晶缺陷、其周边的结晶缺陷充分地降低。
[0014]因此，在现有例的压力传感器220中，在压阻层202a、202b与阱层204a、204b的接合面、阱层204a、204b与作为硅基板231本身的杂质层的接合面，存在结晶缺陷，从而有时会在这些接合面产生漏电流。
[0015]若在压阻层202a、202b与阱层204a、204b的接合面产生漏电流，则流过压阻层202a、202b的电流根据漏电流而发生变动。因此，在现有例的压力传感器220中，存在压力的探测精度劣化这样的课题。
[0016]若在阱层204a、204b与作为硅基板231本身的杂质层的接合面产生漏电流，则阱层204a、204b的电位发生变动，因而对压阻层202a、202b与阱层204a、204b进行反向偏置的电压值发生变动。因此，有时在压阻层202a、202b与阱层204a、204b之间流动的暗电流发生变动，流过压阻层202a、202b的电流发生变动。因此，在现有例的压力传感器220中，存在压力的探测精度劣化这样的课题。
[0017]如图13所示，在现有例的压力传感器220中，多个阱层204a、204b通过与作为硅基板231本身的杂质层被施以反向偏置而互相绝缘分离。这样，现有例的压力传感器220由于仅利用受到反向偏置的半导体杂质层的接合面进行绝缘分离，因而多个阱层204a、204b间的绝缘分离并不充分。因此，在现有例的压力传感器220中，存在压力的探测精度劣化这样的课题。
[0018]本发明鉴于这样的课题而作，其目的在于提供一种探测精度优异的、利用压阻效应来探测物理量的物理量传感器。
[0019]解决课题的手段
[0020]本发明的物理量传感器利用压阻效应来探测物理量，所述物理量传感器的特征在于，具有:第I导电型的阱层，其形成在第I绝缘层上；和多个第2导电型的压阻层，其形成在所述第I导电型的阱层的表面侧，在所述多个第2导电型的压阻层之间，具有从所述第I导电型的阱层的表面贯通至所述第I绝缘层的表面的第2导电型的分离层。
[0021]只要是这样的方式，那么在多个压阻层、以及多个压阻层周边的阱层中，就不会双重掺杂杂质元素。因此，在本发明的物理量传感器中，多个压阻层、以及多个压阻层周边的形变小，因而通过退火处理，能够充分地减少多个压阻层、以及多个压阻层周边的结晶缺陷。
[0022]由于各阱层使用第I绝缘层来绝缘分离，因而能够使被反向偏置的阱层与分离层的接合面变小。因此，本发明的各阱层的绝缘分离与仅使用被反向偏置的半导体杂质层的接合面进行的绝缘分离相比，绝缘性较高。
[0023]因此，根据本发明，能够提供一种探测精度优异的、利用压阻效应来探测物理量的物理量传感器。
[0024]优选所述多个第2导电型的压阻层包含:第I压阻层，其形成于靠近电源焊盘的位置；和第2压阻层，其形成于远离所述电源焊盘的位置，所述物理量传感器构成桥接电路，该桥接电路具有:第I压阻元件，其具有所述第I压阻层；和第2压阻元件，其具有所述第2压阻层，在所述第I压阻元件与所述第2压阻元件之间，形成了所述分离层。
[0025]各压阻元件的电阻变化基于相对于电源的距离而不同。若与电源的距离不同，则各压阻元件电位不同，因反向偏置而产生的暗电流所引起的电阻变化不同。因此，通过用分离层对靠近电源焊盘的一方的压阻元件与远离电源焊盘的一方的压阻元件进行分离，能够通过调整电路单独对各压阻元件的电位进行调整。由此，能够使靠近的一方的压阻元件与远离的一方的压阻元件的暗电流所引起的电阻变化一致，能够实现探测精度优异的物理量传感器。
[0026]优选所述第2导电型的分离层形成为包围所述第I导电型的阱层的周围。只要是这样的方式，形成多个压阻层的各阱层就能够不受多个压阻层的布局限制地进行绝缘分离。
[0027]优选形成所述多个第2导电型的压阻层的所述第I导电型的阱层分别被设置于规定电位。
[0028]因为形成压阻层的多个阱层间能够通过第I绝缘层和反向偏置的各阱层与分离层的接合面而绝缘分离，所以能对各阱层设定规定电位。因此，通过对各阱层设定规定电位，多个压阻层能够分别与各阱层以适当的电压值来反向偏置。因此，能够分别适当地控制多个压阻层的电阻值。
[0029]优选的是，所述物理量传感器具有在所述第I导电型的阱层的表面形成的第2绝缘层，在位于所述第2绝缘层与所述多个第2导电型的压阻层之间的所述第I导电型的阱层内，将第I导电型的屏蔽层设置为在俯视下与所述多个第2导电型的压阻层相重叠。
[0030]若第2绝缘层的表面被污垢或水分等污染、且污垢或水分等具有电荷，则有时在压阻层，形成积累层、空乏层、或者反转层，电阻值发生变动。然而，若在压阻层与第2绝缘层之间，将屏蔽层设置为与压阻层相重叠，则屏蔽层会遮蔽污垢或水分等所具有的电荷的影响，并抑制积累层、空乏层、或者反转层形成于压阻层。此外，屏蔽层还遮蔽从外部侵入的电磁噪声。因此，若将屏蔽层设置为与压阻层相重叠，则压阻层的电阻值的变动受到抑制。
[0031]优选的是，所述物理量传感器具有:第2绝缘层，其形成在所述第I导电型的阱层的表面；和第2导电型的引出布线层，其与所述第2导电型的压阻层相连接，并且形成在所述第I导电型的阱层内，所述物理量传感器，在所述第I导电型的阱层内，将所述第I导电型的屏蔽层设置为与所述第2绝缘层相接触，并且在俯视下与所述第2导电型的引出布线层不重叠。
[0032]只要是这样的方式，屏蔽层就可以遮蔽污垢或水分等所具有的电荷的影响，并可以抑制在阱层形成积累层、空乏层、或者反转层。此外，屏蔽层还遮蔽从外部侵入的电磁噪声。因此，因为阱层内的电位受到适当的控制，所以在对压阻层与阱层进行反向偏置时，能够适当地控制从阱层向压阻层流动的暗电流。因此，压阻层的电阻值的变动受到抑制。
[0033]优选所述第I导电型的屏蔽层与所述第I导电型的阱层设置于相同电位。只要是这样的方式，屏蔽层就能够稳定地遮蔽外部的电荷、从外部侵入的电磁噪声等的影响。
[0034]优选所述第I导电型的讲层由将2枚娃基板夹着氧化膜粘合而成的SOI基板的一方的硅基板构成。只要是这样的方式，就能够实现本发明所涉及的物理量传感器。
[0035]发明效果
[0036]根据本发明，能够提供一种探测精度优异的、利用压阻效应来探测物理量的物理量传感器。
【专利附图】
【附图说明】
[0037]图1是第I实施方式所涉及的物理量传感器的俯视图。
[0038]图2是沿第I图所示的A-A线进行切断后从箭头方向观察的剖面图。
[0039]图3是由第I图所示的单点划线B包围的区域的部分放大图。
[0040]图4是沿第3图所示的C-C线进行切断后从箭头方向观察的剖面图。
[0041]图5是第I实施方式所涉及的桥接电路的说明图。
[0042]图6是第I实施方式所涉及的物理量传感器的制造说明图。
[0043]图7是第I实施方式所涉及的物理量传感器的制造说明图。
[0044]图8是第I实施方式的第I变形例所涉及的物理量传感器的俯视图。
[0045]图9是第I实施方式的第2变形例所涉及的物理量传感器的俯视图。
[0046]图10是第2实施方式所涉及的物理量传感器的俯视图。
[0047]图11是沿图10所示的D-D线进行切断后从箭头方向观察的剖面图。
[0048]图12是专利文献I所公开的压力传感器的剖面图。
[0049]图13是专利文献I所公开的压力传感器的隔膜的剖面图。
【具体实施方式】
[0050]以下，利用附图对本发明的实施方式的物理量传感器及其制造方法进行详细说明。另外，各附图的尺寸进行适当变更来表示。
[0051]〈第I实施方式〉
[0052]图1是第I实施方式所涉及的物理量传感器的俯视图。图2是沿第I图所示的A-A线进行切断后从箭头方向观察的剖面图。图3是由第I图所示的单点划线B包围的区域的部分放大图。图4是沿第3图所示的C-C线进行切断后从箭头方向观察的剖面图。
[0053]图1中图示的本实施方式的物理量传感器I是压力传感器20。压力传感器20使用SOI (Silicon on Insulator,绝缘体上娃)基板而形成。如图2所示，SOI基板30是第I硅基板31与第2硅基板32隔着第I绝缘层10相接合的构造。本实施方式所涉及的第I绝缘层10是硅氧化膜。
[0054]本实施方式所涉及的物理量传感器I设为压力传感器20，但并不限定于此。本实施方式所涉及的物理量传感器I也能够是探测加速度、载重等物理量的物理量传感器。
[0055]如图2所不,第I娃基板31为上表面(Zl方向)侦彳，第2娃基板32为下表面(Z2方向)侧，在第2硅基板32中形成有空腔(凹部)23，并由空腔23上的第I绝缘层10以及第I硅基板31等形成了隔膜。在图1中，用虚线示出了隔膜21的区域。若从第I硅基板31的表面侧(图2中图示的Zl方向)施加压力，则隔膜21根据压力而产生形变，隔膜21的周围是未产生形变的固定部22。另外，隔膜21由于向空腔23侧弯曲而变形。
[0056]如图1所示，本实施方式所涉及的隔膜21，在俯视下，形成为具备在左右(X)方向或者前后(Y)方向上大致平行、并且位于左右(X)方向以及前后(Y)方向的大致中央的4个缘部的多角形。在4个缘部的各缘部的大致中央，分别形成第I压阻元件3a、第2压阻元件3b、第3压阻元件3c、第4压阻元件3d。
[0057]本实施方式所涉及的各压阻元件3a、3b、3c、3d构成为具有:3条压阻层2，其在前后(Y)方向上细长，并在左右(X)方向上空开间隔地排列设置；2条连结布线层7a，其将3条压阻层2连结成曲折(meander)形状；和引出布线层7b，其与曲折形状的两端相连接，将压阻层2与外部进行连接。
[0058]如图1所示，各压阻元件3a、3b、3c、3d经由与引出布线层7b相连接的连接布线层8，与各焊盘(Pad)9a、9b、9c、9d相连接。第I压阻元件3a与第2压阻元件3b经由连接布线层8以及第I输出焊盘9c而串联连接。此外，第3压阻元件3c与第4压阻元件3d经由连接布线层8以及第2输出焊盘9d而串联连接。
[0059]第I压阻元件3a与第3压阻元件3c经由连接布线层8以及电源焊盘9a而相连接，以及，第2压阻元件3b与第4压阻元件3d经由连接布线层8以及接地焊盘9b而相连接。
[0060]如图1所示，上述第I输出焊盘9c、第2输出焊盘9d、电源焊盘9a及接地焊盘％、以及连接布线层8全都形成于固定部22的表面。
[0061]第I输出焊盘9c、第2输出焊盘9d、电源焊盘9a、接地焊盘9b以及连接布线层8由铝(Al)、金(Au)等的良导体的镀敷层或溅射层形成。
[0062]以下，使用“P+型杂质层”、“P++型杂质层”、“N+型杂质层”、以及“N++型杂质层”这样的用语。“P+型杂质层”以及“p++型杂质层”都指的是在硅基板中掺杂例如3价元素的硼(B)等而成的P型半导体。“N+型杂质层”以及“N++型杂质层”都指的是在硅基板中掺杂例如5价元素的磷⑵等而成的N型半导体。“P++型杂质层”以及“N++型杂质层”与“P+型杂质层”以及“N+型杂质层”相比掺杂量较多，“P+型杂质层”以及“N+型杂质层”的掺杂量(杂质浓度)为117?118CnT3程度，另一方面，“P++型杂质层”以及“N++型杂质层”的掺杂量(杂质浓度)为119?12tlCnT3程度。因此，“P++型杂质层”以及“N++型杂质层”与“P+型杂质层”以及“N+型杂质层”相比，电阻率较小。
[0063]如图2、图4所示，压阻层2在隔膜21的表面(Zl方向)侧形成为P+型杂质层。然后，对于图1所示的压阻层2，将3条在前后(Y)方向上细长的P+型杂质层(压阻层2)在左右(X)方向上空开间隔地排列设置，并由2条连结布线层7a连结成曲折形状，从而构成各压阻元件3a、3b、3c、3d。即，各压阻元件3a、3b、3c、3d的长边方向的朝向为前后(Y)方向。
[0064]各压阻元件3a、3b、3c、3d的长边方向的朝向设为在隔膜21受到压力而产生形变时第2压阻元件3b以及第3压阻元件3c的电阻值增大、而且第I压阻元件3a以及第4压阻元件3d的电阻值减小。
[0065]如图1、图5所示，电阻值根据隔膜21的形变而发生变化的4个压阻元件3a、3b、3c、3d构成了桥接电路。电源焊盘9a、第I压阻元件3a、第2压阻元件3b、以及接地焊盘9b串联连接，并且电源焊盘9a、第3压阻元件3c、第4压阻元件3d、以及接地焊盘9b串联连接。第I输出焊盘9c被连接在第I压阻元件3a与第2压阻元件3b之间，并且第2输出焊盘9d被连接在第3压阻元件3c与第4压阻元件3d之间。
[0066]图1、图5所示的本实施方式所涉及的桥接电路与未图示的差动放大器相连接，对电源焊盘9a施加电压，将接地焊盘9b接地。对于压力传感器20，若从图2所图示的第I硅基板31的表面侧施加压力，则隔膜21弯曲，压阻层2的电阻值根据该隔膜21的弯曲而发生变化。然后，作为桥接电路的中点电位的第I输出焊盘9c以及第2输出焊盘9d的电位发生变化，通过差动放大器将该电位差放大来测量压力。
[0067]S卩，在没有压力作用于隔膜21时，4个压阻元件3a、3b、3c、3d的电阻值设定为相同。因此，第I输出焊盘9c以及第2输出焊盘9d的电位是施加给电源焊盘9a的电压的1/2，且为相同值，从差动放大器的输出为零。
[0068]若压力作用于隔膜21，则第2压阻元件3b以及第3压阻元件3c的电阻值增大，第I压阻元件3a以及第4压阻元件3d的电阻值减小。因此，第I输出焊盘9c的电位变为大于施加给电源焊盘9a的电压的1/2，第2输出焊盘9d的电位变为小于施加给电源焊盘9a的电压的1/2。因此，第I输出焊盘9c与第2输出焊盘9d的电位差被放大并从差动放大器输出。
[0069]如图1、图4所示，构成各压阻元件3a、3b、3c、3d的压阻层2形成在与各压阻层2相对应的作为N型杂质层的各阱层4内。然后，在各阱层4之间形成有作为P+型杂质层的分离层5，各阱层4通过分离层5而互相绝缘分离。
[0070]如图4所示，连结各压阻层2的连结布线层7a、以及将压阻层2与外部进行连接的引出布线层7b形成在第I硅基板31的表面侧。然后，分离层5从第I硅基板31的表面贯通至第I绝缘层10的表面而形成。即，分离层5由与第I硅基板31不同的导电型的杂质层贯通第I硅基板31来形成，以便使各阱层4互相绝缘分离。
[0071]娃基板例如通过直拉(CZ:Czochralski method)法等而形成，并添加规定浓度的杂质元素。然后，能得到几乎没有结晶缺陷的硅基板。第I硅基板31例如是通过直拉(CZ)法等而形成的N型杂质结晶基板，具有N型杂质层而构成。在构成第I硅基板31的几乎没有结晶缺陷的N型杂质层内，通过掺杂与压阻层2、连结布线层7a、引出布线层7b以及分离层5的每一个相对应的杂质元素、即进行单重掺杂，而形成压阻层2、连结布线层7a、引出布线层7b以及分离层5。此时，未掺杂杂质元素的区域，换言之，如图4所示压阻层被分离层5包围的区域，或者如图1所示由第I硅基板31的端面与分离层5将各压阻层2相对于其他压阻层2绝缘分离而成的区域，形成为作为N型杂质层的各阱层4。这样，在本实施方式中，由于将硅基板31所具有的N型杂质层用作阱层4，因而通过单重掺杂杂质元素，能够形成压阻层2、连结布线层7a、引出布线层7b、以及分离层5。
[0072]本实施方式中的第I硅基板31的杂质浓度、以及厚度分别为114?115CnT3程度、4.5?5.0 μ m程度。第I绝缘层10的厚度为0.3 μ m程度。压阻层2的接合深度为1.5?2.0 u m程度，连结布线层7a以及引出布线层7b的接合深度为0.8?l.0um程度。
[0073]在第I硅基板31的表面，形成例如由磷硅酸玻璃(PSG)等构成的第2绝缘层11。第I连接孔13a以及第2连接孔13b形成于第2绝缘层11，在第2绝缘层11上形成的连接布线层8经由第I连接孔13a与引出布线层7b相连接，并经由第2连接孔13b与阱层4相连接。
[0074]在连接布线层8上,形成例如通过等离子CVD (Chemical vapor deposit1n,化学气相沉积)等而形成的氮化硅膜等所构成的保护层12。保护层12抑制机械性损伤、水分等的侵入，对压力传感器20进行保护。
[0075]如图4所示，在本实施方式所涉及的压力传感器20中，因为使用从阱层4的表面贯通至第I绝缘层10的表面的分离层5对阱层4进行绝缘分离，所以在压阻层2的附近的第I硅基板31的N型杂质层内不存在双重掺杂杂质元素的区域。因此，能够抑制在压阻层2内或其周边发生结晶缺陷。因此，在本实施方式所涉及的压力传感器中，结晶缺陷所引起的漏电流受到抑制。
[0076]因此，根据本实施方式，能够提供一种探测精度优异的、利用压阻效应来探测压力的压力传感器。
[0077]如图1、图4所示，电流从电源焊盘9a经由连接布线层8而流过本实施方式所涉及的第I压阻元件3a以及第3压阻元件3c。此时，对于压阻元件3a、3c，连接布线层8经由第2连接孔13b与阱层4相连接，接着，经由第I连接孔13a与引出布线层7b相连接。第2连接孔13b的位置的电位是从电源焊盘9a的电压中减去从电源焊盘9a到第2连接孔13b之间的电压降而得到的电位。然后，压阻元件3a、3c所对应的压阻层2的电位是从第2连接孔13b的位置的电位中减去从第2连接孔13b经由连接布线层8、引出布线层7b、以及曲折布线的期间的电压降而得到的电位。然后，在阱层4内，由于几乎没有电流流动所以几乎没有电压降，阱层4内的电位固定为第2连接孔13b的位置的电位。
[0078]这样，根据本实施方式，在压阻元件3a、3c中，压阻层2与阱层4通过从第2连接孔13b经由连接布线层8、引出布线层7b、以及曲折布线的期间的电压降而受到反向偏置，压阻层2与阱层4被绝缘分离。此外，阱层4固定于从电源焊盘9a的电压中减去从电源焊盘9a到第2连接孔13b之间的电压降而得到的电位。
[0079]在压阻元件3b、3d中，也与压阻元件3a、3c同样。其中，设置压阻元件3b、3d的各阱层4固定于从第I输出焊盘9c或者第2输出焊盘9d的电位、即中点电位中减去从第I输出焊盘9c或者第2输出焊盘9d到第2连接孔13b之间的电压降而得到的电位。
[0080]在本实施方式中，对于压阻元件3a、3c、3b、3d，关于彼此相同的构成要素都以相同形状、相同尺寸来形成，所以在压阻元件3a、3c、3b、3d中，各压阻层2与各阱层4都以大致相同的电压被反向偏置，所以暗电流大致相同。因此，对于压阻兀件3a、3c、3b、3d,由于反向偏置而产生的暗电流所引起的电阻值变化大致相同。
[0081]利用图5所图示的桥接电路来进行说明。假定压阻元件3a、3c、3b、3d的电阻值变化为由于暗电流而以相同值变大。此时，第I输出焊盘9c的电位通过第I压阻元件3a而减少，通过第2压阻元件3b而增加，所以相抵无变化。此外，第2输出焊盘9d的电位，通过第3压阻元件3c而减少，通过第4压阻元件3d而增加，所以相抵无变化。压阻元件3a、3c、3b、3d的电阻值变化为由于暗电流而以相同值变小的情况也是同样。
[0082]因此，若由本实施方式所涉及的压阻元件3a、3c、3b、3d构成桥接电路，则对于相同电阻值变化，中点电位的变化被抵消，所以能够抑制由于反向偏置所产生的暗电流而导致探测精度发生劣化。
[0083]在本实施方式中，压阻元件3a、3c所对应的各阱层4稳定地固定于从电源焊盘9a的电压中减去从电源焊盘9a到第2连接孔13b之间的电压降而得到的电位，以及压阻元件3b,3d所对应的各阱层4稳定地固定于从中点电位中减去从第I输出焊盘9c或者第2输出焊盘9d到第2连接孔13b之间的电压降而得到的电位。这样，根据本实施方式，形成压阻层2的阱层4的每一个都设置于规定电位。
[0084]因此，根据本实施方式，能够提供一种探测精度优异的、利用压阻效应来探测压力的压力传感器。
[0085]根据本实施方式，各阱层4被设置的规定电位通过从电源焊盘9a、第I输出焊盘9c或者第2输出焊盘9d到第2连接孔13b之间的电压降来设定，但并不限定于此。也能够将各阱层4连接于具有规定电位的接点等。
[0086]如图1、图4所示，本实施方式所涉及的压阻元件3a、3b、3c、3d通过第I绝缘层10和从N型杂质层的阱层4的表面贯通至第I绝缘层10的表面的P+型杂质层的分离层5而绝缘分离。在本实施方式中，通过将第I绝缘层10用于各压阻元件3a、3b、3c、3d间的绝缘分离，减少了由P+型杂质层与N型杂质层构成的接合面。因此，本实施方式所涉及的压阻元件3a、3b、3c、3d的绝缘分离良好，本实施方式所涉及的压力传感器20探测压力的探测精度优异。
[0087]然而，在图13所图示的现有例的压力传感器220中，在由P型半导体的硅基板231构成的P型杂质层205内，形成各压阻元件203a、203b。在各压阻元件203a、203b中，在N型杂质层的各讲层204a、204b内形成P型杂质层的各压阻层202a、202b。然后，各讲层204a,204b与P型杂质层205被反向偏置，由此各压阻元件203a、203b间被绝缘分离。在反向偏置时，通过P型杂质层205与各阱层204a、204b的接合面，暗电流从P型杂质层205向各阱层204a、204b流入。因此，如现有例的压力传感器220那样，由于仅使用被反向偏置的各阱层204a、204b与P型杂质层205来绝缘分离、即仅使用半导体杂质层的接合面来绝缘分离，因而阱层204a、204b与P型杂质层205间、以及各阱层204a、204b间的绝缘分离不充分。因此，在现有例的压力传感器220中，各压阻元件203a、203b受到P型杂质层205的电位变动等的影响而不稳定。
[0088]图6以及图7是第I实施方式所涉及的物理量传感器的制造说明图。利用图6、图7对本实施方式所涉及的压力传感器的制造方法进行说明。在图6(a)所示的工序中，准备第I硅基板3 I与第2硅基板32隔着第I绝缘层10相接合的SOI基板30。
[0089]在图6(b)所示的工序中，对SOI基板进行热氧化，在第I硅基板31的表面(上表面)形成热氧化膜36。接着，通过光刻技术，在热氧化膜36上，形成与分离层5相对应的光刻胶图案(photoresist pattern) 35。接着,对光刻胶图案35进行掩蔽,在形成分离层5的区域，离子注入硼(B)等P型杂质元素。另外，从第I硅基板31的表面(上表面)直到第I绝缘层10，硼(B)等P型杂质元素扩展而形成了分离层5。
[0090]在图6(c)所示的工序中，全面除去光刻胶图案35之后，为了硼(B)等P型杂质元素的活性化与结晶缺陷等的修复，进行退火处理。
[0091]在图6 (d)所示的工序中，与图6 (b)以及图6 (C)所示的工序同样地形成压阻层2、连结布线层7a、以及引出布线层7b。
[0092]在图6(e)所示的工序中，通过光刻技术来形成与接触层14相对应的光刻胶图案，并离子注入磷(P)等N型杂质元素。接着，在第I硅基板31的表面(上表面)，例如，通过常压 CVD (atmospheric pressure chemical vapor deposit1n,常压化学气相沉积)等来形成由在硅氧化膜中添加磷(P)的磷硅酸玻璃(PSG)等构成的第2绝缘层11。接着，通过光刻技术形成与第I连接孔13a以及第2连接孔13b相对应的光刻胶图案。接着，对光刻胶图案进行掩蔽，通过RIE (reactive 1n etching,反应离子蚀刻)等对第2绝缘层11以及热氧化膜36 (未图示)进行蚀刻，由此形成第I连接孔13a以及第2连接孔13b。接着，为了使连接布线层8与阱层4欧姆接触而进行退火处理。
[0093]接着，在第2绝缘层11上，通过溅射法等的成膜技术对铝(Al)等的金属层进行成膜。然后，对通过光刻技术而形成的光刻胶图案进行掩蔽，通过RIE等对铝(Al)等的金属层进行蚀刻，由此形成连接布线层8。接着，在连接布线层8上，通过等离子CVD等形成由氮化硅膜等构成的保护层12。
[0094]这样，压阻层2、分离层5、以及连接布线层8等形成于第I硅基板31，SOI基板30被准备好。
[0095]在图7(a)所示的工序中，在图6(e)所准备的SOI基板30中，对成为与基底基板33的接合面的第2娃基板32的表面进行研磨(grind),将第2娃基板32形成为规定厚度。
[0096]在图7(b)所示的工序中，作为形成隔膜时的蚀刻用的掩膜，在第2硅基板32的表面(下表面)，通过光刻技术而形成光刻胶图案37。
[0097]在图7 (C)所示的工序中，对光刻胶图案37进行掩蔽，通过RIE等对第2硅基板32进行挖掘，形成隔膜21。作为RIE用的气体，例如，能够使用化^^等。若第2硅基板32的蚀刻进行并到达第I绝缘层10，则第I绝缘层10成为蚀刻阻挡层，在第2硅基板32形成俯视多角形的空腔23。这样，形成具有成为空腔23的上表面的第I绝缘层1、第I硅基板31、连接布线层8、以及保护层12等的隔膜21。
[0098]在图7(d)所示的工序中，从第2硅基板32的表面(下表面)，全面除去光刻胶图案37。然后，在真空状态下将基底基板33与第2硅基板32的表面(下表面)接合。由此，隔膜21与基底基板33之间的空腔23成为真空室，能够得到绝对压力传感器结构。
[0099]根据需要，对基底基板33的表面(下表面)进行研磨来调整其厚度。然后，对接合了 SOI基板30与基底基板33的基板进行切割而分割成芯片单位。分割后的各芯片成为压力传感器20。
[0100]〈第I变形例〉
[0101]图8是第I实施方式的第I变形例所涉及的物理量传感器的俯视图。如图8所示，本变形例所涉及的分离层5在连结第I输出焊盘9c与第2输出焊盘9d的方向上贯通第I硅基板31而形成。因此，在形成于靠近电源焊盘9a的位置的第I压阻元件3a以及第3压阻元件3c、与形成于距电源焊盘9a较远的位置的第2压阻元件3b以及第4压阻元件3d之间形成分离层5，从而相互通过分离层5而绝缘分离。第I压阻元件3a以及第3压阻元件3c所具备的压阻层2因为靠近电源焊盘9a所以是第I压阻层，第2压阻元件3b以及第4压阻元件3d所具备的压阻层2因为距电源焊盘9a较远所以是第2压阻层。这样，如图8所示,本变形例的压阻元件3a、3b、3c、3d构成桥接电路。
[0102]如图8所示，在靠近电源焊盘9a的位置形成的压阻元件3a、3c形成在相同的阱层4内，在距电源焊盘9a较远的位置形成的压阻元件3b、3d也形成在相同的阱层4内。然后，形成压阻元件3a、3c的阱层4固定于减去从电源焊盘9a到第2连接孔13b之间的电压降而得到的电位。此外，形成压阻元件3b、3d的阱层4固定于减去从第I输出焊盘9c以及第2输出焊盘9d到第2连接孔13b之间的电压降而得到的电位。
[0103]在压阻元件3a、3c中，压阻层2与阱层4，通过从第2连接孔13b经由连接布线层8、引出布线层7b、以及曲折布线的期间的电压降而被反向偏置，在压阻元件3b、3d中也与压阻兀件3a、3c同样。
[0104]因此，在本变形例中，由于压阻元件3a、3b、3c、3d与电位被固定的阱层4以大致相同的值被反向偏置，因而能够通过调整电路而使近侧的压阻元件3a、3c以及远侧的压阻元件3b、3d的暗电流所引起的电阻变化一致、即大致相同。
[0105]因此，根据本变形例，能够提供一种探测精度优异的、利用压阻效应来探测物理量的压力传感器。
[0106]在本变形例中，设为了由4个压阻元件3a、3b、3c、3d形成了桥接电路的物理量传感器，但并不限定于此。也能够将电源焊盘9a、第I压阻元件3a、第I输出焊盘9c、第2压阻元件3b、以及接地焊盘9b串联连接来形成半桥电路。即，只要至少具备I个形成于靠近电源焊盘9a的位置的压阻元件和I个形成于较远的位置的压阻元件即可。
[0107]〈第2变形例〉
[0108]图9是第I实施方式的第2变形例所涉及的物理量传感器的俯视图。本变形例所涉及的分离层5在图9所示的双点划线E的右侧(X2方向侧)，设置在4个阱层4的外侧的区域。然后，在图9所示的虚线F内，例如设置IC等器件。
[0109]如图9所示，在本变形例中，分离层5设置为包围设置第4压阻元件3d的阱层4的周围。因此，如图9所示，相对于其他的压阻元件3a、3b、3c被配置在周边部，第4压阻元件3d能配置在中央部。即，这是因为即使将第4压阻元件3d配置在中央部，也能与其他的压阻元件3a、3b、3c以及在虚线F内设置的IC等器件绝缘分离。
[0110]这样，在被分离层5从周围包围的阱层4内设置的第4压阻元件3d不受布局限制地被绝缘分离。因此，如图9所示，能够在第4压阻元件3d的左侧(XI方向侧)，确保用于设置IC等器件的空间。因此，因为在相同的硅基板上等，能够形成IC等器件与压力传感器20，所以在成本、小型化等方面优异。
[0111]在本变形例中，将分离层5设置为包围设置第4压阻元件3d的阱层4的周围，但并不限定于此。也能够将分离层5设置为包围设置其他的压阻元件3a、3b、3c的阱层4的周围。
[0112]〈第2实施方式〉
[0113]图10是第2实施方式所涉及的物理量传感器的俯视图。图11是沿图10所示的D-D线切断后从箭头方向观察的剖面图。在第2实施方式中，与第I实施方式相同的构成要素用相同符号表不。
[0114]本实施方式所涉及的物理量传感器与第I实施方式同样为压力传感器。如图10、图11所示，本实施方式所涉及的压力传感器50相对于图4所图示的第I实施方式所涉及的压力传感器20而言，设置有屏蔽层6这一点不同。
[0115]如图10、图11所示，屏蔽层6针对各压阻元件3a、3b、3c、3d而设置，并在各阱层4内形成为在俯视下与压阻层2相重叠。然后，屏蔽层6具有与阱层4相抵接并在俯视下相重叠的区域，并与阱层4相连接。因此，屏蔽层6与阱层4设置于相同电位。
[0116]屏蔽层6是掺杂磷(P)等杂质元素的N++型杂质层。如图11所示，屏蔽层6设置于压阻层2与第2绝缘层11之间、或阱层4与第2绝缘层11之间。
[0117]若在P+型杂质层或者N+型杂质层上形成绝缘膜而该绝缘层的表面被污垢或水分等污染、且污垢或水分等具有电荷，则众所周知P+型杂质层或者N+型杂质层的电阻值将发生变化。即，根据绝缘层上的电荷量，在P+型杂质层或者N+型杂质层，形成积累层、空乏层或者反转层，电阻值发生变化。
[0118]此外，在压阻层处于阱层内的压力传感器中，若阱层的电阻值发生变化，则阱层内的电位分布发生变化。结果，有时压阻层与阱层的反向偏置的电压值发生变化，作为反向偏置电流的暗电流发生变化，压阻层的电阻值发生变化。此外，若在阱层产生反转层，则有时漏电流流过反转层，压阻层的电阻值发生变化。
[0119]在本实施方式中，在压阻层2与第2绝缘层11之间、以及阱层4与第2绝缘层I I之间，设有N++型杂质层的屏蔽层6。因此，即使第2绝缘层11上被带有电荷的污垢或水分等污染，N++型杂质层的屏蔽层6也会遮蔽其影响，可以抑制在压阻层2以及阱层4产生积累层、空乏层或者反转层，并可以抑制压阻层2的电阻值变化。此外，屏蔽层6还遮蔽从外部侵入的电磁噪声。因此，从外部侵入的电磁噪声所引起的压阻层的电阻值的变动也受到抑制。这样，根据本实施方式，污垢等的电荷、从外部侵入的电磁噪声等的干扰被屏蔽层6遮蔽。
[0120]因此，根据本实施方式，能够提供一种探测精度优异的、利用压阻效应来探测压力的压力传感器。
[0121]本实施方式所涉及的阱层4与第I实施方式同样地固定于规定电位。然后，屏蔽层6与阱层4相连接。因此，本实施方式所涉及的屏蔽层6固定于规定电位，所以能够稳定地遮蔽来自外部的干扰。
[0122]通过降低压阻层2的杂质浓度，能够进行压力传感器50的高灵敏度化。然后，若降低压阻层2的杂质浓度，则压阻层2的电阻值对第2绝缘层11上的电荷变得敏感并容易变化。因此，在提升压力传感器50的高灵敏度化方面，屏蔽层6为重要的构成要素。
[0123]如图11所示，本实施方式所涉及的压阻层2的上表面以及下表面由屏蔽层6与阱层4从上下反向偏置而被绝缘分离，来自压阻层2的上表面以及下表面的漏电流受到了抑制。
[0124]硅基板的表面因为在制造工序中暴露于空气中所以容易受到污染。此外，硅(Si)基板与硅氧化(S12)膜的界面是Si与S12的异质的物质彼此的接合面，众所周知存在界面能级。此外，众所周知在硅氧化膜积累有电荷。因此，电流若与Si表面或Si/Si02界面相接地流动，则有时由于Si表面的污垢、界面能级、或者S12中的电荷的影响而发生增减。例如，由于载流子被界面能级捕获或从界面能级被放出，因而在Si/Si02界面，在硅(Si)基板与硅氧化(S12)膜之间产生漏电流。
[0125]如图11所示，本实施方式所涉及的屏蔽层6设置于压阻层2与第2绝缘层11之间。因此，根据本实施方式，由于压阻层2形成在同质且纯净的硅结晶中，因而在压阻层2内流动的电流稳定。这样，本实施方式所涉及的屏蔽层6除了具有遮蔽干扰的功能以外，还具有将压阻层2设在同质且纯净的硅结晶中的功能。
[0126]因此，根据本实施方式，能够提供一种探测精度优异的、利用压阻效应来探测压力的压力传感器。
[0127]在本实施方式中，屏蔽层6设置于压阻层2与第2绝缘层11之间、以及阱层4与第2绝缘层11之间，但并不限定于此。屏蔽层6也能够设置于压阻层2与第2绝缘层11之间、或者阱层4与第2绝缘层11之间的任意一方。
[0128]符号说明
[0129]I物理量传感器
[0130]2压阻层
[0131]3a第I压阻元件
[0132]3b第2压阻元件
[0133]3c第3压阻元件
[0134]3d第4压阻元件
[0135]4 阱层
[0136]5分离层
[0137]6屏蔽层
[0138]7a连结布线层
[0139]7b引出布线层
[0140]8连接布线层
[0141]9a电源焊盘
[0142]9b接地焊盘
[0143]9c第I输出焊盘
[0144]9d第2输出焊盘
[0145]10第I绝缘层
[0146]11第2绝缘层
[0147]12保护层
[0148]13a第I连接孔
[0149]13b第2连接孔
[0150]14接触层
[0151]20压力传感器
[0152]21 隔膜
[0153]22固定部
[0154]23 空腔
[0155]30 SOI 基板
[0156]31第I硅基板
[0157]32第2硅基板
[0158]33基底基板
【权利要求】
1.一种物理量传感器，其利用压阻效应来探测物理量，所述物理量传感器的特征在于，具有: 第I导电型的阱层，其形成在第I绝缘层上；和 多个第2导电型的压阻层，其形成在所述第I导电型的阱层的表面侧， 在所述多个第2导电型的压阻层之间，具有从所述第I导电型的阱层的表面贯通至所述第I绝缘层的表面的第2导电型的分离层。
2.根据权利要求1所述的物理量传感器，其特征在于， 所述多个第2导电型的压阻层包含: 第I压阻层，其形成于靠近电源焊盘的位置；和 第2压阻层，其形成于远离所述电源焊盘的位置， 所述物理量传感器构成桥接电路，该桥接电路具有: 第I压阻元件，其具有所述第I压阻层；和 第2压阻元件，其具有所述第2压阻层， 在所述第I压阻元件与所述第2压阻元件之间形成了所述分离层。
3.根据权利要求1或2所述的物理量传感器，其特征在于， 所述第2导电型的分离层形成为包围所述第I导电型的阱层的周围。
4.根据权利要求1或2所述的物理量传感器，其特征在于， 形成所述多个第2导电型的压阻层的所述第I导电型的阱层分别被设置于规定电位。
5.根据权利要求1或2所述的物理量传感器，其特征在于， 具有在所述第I导电型的阱层的表面形成的第2绝缘层， 在位于所述第2绝缘层与所述多个第2导电型的压阻层之间的所述第I导电型的阱层内，将第I导电型的屏蔽层设置为在俯视下与所述多个第2导电型的压阻层相重叠。
6.根据权利要求1或2所述的物理量传感器，其特征在于， 具有--第2绝缘层，其形成在所述第I导电型的阱层的表面；和第2导电型的引出布线层，其与所述第2导电型的压阻层相连接，并且形成在所述第I导电型的阱层内， 在所述第I导电型的阱层内，将第I导电型的屏蔽层设置为与所述第2绝缘层相接触，并且在俯视下与所述第2导电型的引出布线层不重叠。
7.根据权利要求5所述的物理量传感器，其特征在于， 所述第I导电型的屏蔽层与所述第I导电型的阱层设置于相同电位。
8.根据权利要求6所述的物理量传感器，其特征在于， 所述第I导电型的屏蔽层与所述第I导电型的阱层设置于相同电位。
9.根据权利要求1或2所述的物理量传感器，其特征在于， 所述第I导电型的阱层由将2枚硅基板夹着氧化膜粘合而成的SOI基板的一方的硅基板构成。
【文档编号】G01L9/04GK104280182SQ201410305822
【公开日】2015年1月14日 申请日期:2014年6月30日 优先权日:2013年7月2日
【发明者】矢泽久幸, 菊入胜也, 高桥亨 申请人:阿尔卑斯电气株式会社