谐振传感器、其制造方法以及用于谐振传感器的多层结构的制作方法
【专利摘要】本发明提供了一种谐振传感器、其制造方法以及一种用于谐振传感器的多层结构。该谐振传感器包括：单晶硅衬底；单晶硅谐振器，其设置在单晶硅衬底上方；由硅制成的壳体，其带间隙地围绕谐振器，并且与单晶硅衬底一起形成腔室；激励模块，其被配置为激发谐振器；振动检测模块，其被配置为检测谐振器的振动；第一层，其设置在腔室上方，该第一层具有通孔；第二层，其设置在第一层上方；第三层，其覆盖第一层和第二层；以及从第二层朝向谐振器延伸的突起，该突起在空间上与谐振器分离，该突起与第一层隔开第一间隙，第二层与第一层隔开第二间隙，第一间隙与第二间隙连通。
【专利说明】谐振传感器、其制造方法以及用于谐振传感器的多层结构
[0001]本发明要求于2013年7月24日提交的日本专利申请第2013-153874号的优先权，其内容通过引用并入于此。
【技术领域】
[0002]本发明涉及谐振传感器、其制造方法以及用于谐振传感器的多层结构。
【背景技术】
[0003]已知谐振传感器是一种用于检测物理应力的传感器。例如，谐振传感器包括真空腔室、设置在腔室中的微谐振器以及检测微谐振器的振动的振动检测器。如日本未审查专利申请公开第2012-58127号所示出的，腔室、微谐振器和振动检测器被设置在硅衬底(硅晶圆)中。
【发明内容】
[0004]谐振传感器的制造方法可以包括单晶硅衬底；单晶硅谐振器，其设置在单晶硅衬底上方；由硅制成的壳体，其带间隙地围绕谐振器，并且与单晶硅衬底一起形成腔室；激励模块，其被配置为激发谐振器；振动检测模块，其被配置为检测谐振器的振动；第一层，其设置在腔室上方，该第一层具有通孔；第二层，其设置在第一层上方；第三层，其覆盖第一层和第二层；以及从第二层朝向谐振器延伸的突起，该突起在空间上与谐振器分离，该突起与第一层隔开第一间隙，第二层与第一层隔开第二间隙，第一间隙与第二间隙连通。
【专利附图】
【附图说明】
[0005]图1是示出第一实施例的谐振传感器的截面图。
[0006]图2是示出第一实施例的谐振传感器的平面图。
[0007]图3是谐振器和壳体的主要部分周围的放大截面图。
[0008]图4是示出通孔形状的放大示意性立体图。
[0009]图5是示出谐振传感器的电路图。
[0010]图6是示出用于描述第一实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0011]图7是示出用于描述第一实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0012]图8是示出用于描述第一实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0013]图9是示出用于描述第一实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0014]图10是示出用于描述第一实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0015]图11是示出用于描述第一实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0016]图12是示出用于描述第一实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0017]图13是示出用于描述第一实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0018]图14是示出用于描述第一实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0019]图15是示出用于描述第一实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0020]图16是示出第二实施例的谐振传感器的主要部分的放大示意性立体图。
[0021]图17是出第三实施例的谐振传感器的主要部分的放大示意性立体图。
[0022]图18是出第四实施例的谐振传感器的主要部分的放大示意性立体图。
[0023]图19是示出用于描述第二实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0024]图20是示出用于描述第二实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0025]图21是示出用于描述第二实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0026]图22是示出用于描述第二实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0027]图23是示出用于描述第二实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0028]图24是示出用于描述第三实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0029]图25是示出用于描述第三实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0030]图26是示出用于描述第三实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0031]图27是示出用于描述第三实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0032]图28是示出用于描述第三实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0033]图29是示出用于描述第三实施例的谐振传感器的制造方法的谐振传感器的截面图。
[0034]图30是示出现有技术的谐振传感器的主要部分的示例性截面图。
[0035]图31是用于描述在现有技术的谐振传感器的制造方法中排放刻蚀液体的条件的示图。
【具体实施方式】
[0036]在描述一些实施例之前，将参照一幅或多幅附图来解释现有技术以利于对各实施例的理解。
[0037]图30是示出现有技术的谐振传感器100的实例的示图。图30所示的谐振传感器100包括用于测量膜片的硅衬底101。谐振传感器100还包括位于衬底101上方的多层结构110。多层结构110包括氧化层113和绝缘层114。多层结构110还包括位于氧化层113上方且位于绝缘层114下方的第一电极111和第二电极112。第一电极111和第二电极112被腔室102隔开，腔室102中设置有谐振器103。谐振器103与第一电极111和第二电极112隔开一定的间隙。壳体104设置在绝缘层114上以及谐振器103上方，使得壳体104密封腔室102。
[0038]壳体104包括第一多晶娃层(第一层)105、第二多晶娃层(第二层)106和第三多晶硅层(第三层)107。第一多晶硅层105设置在绝缘层114上方。第二多晶硅层106设置在第一多晶娃层105上方。第二多晶娃层106具有层和插塞。该层在第一多晶娃层105上方延伸。该插塞位于第一多晶娃层105中。
[0039]例如，第一多晶硅层105中的通孔108是在形成腔室102的过程中刻蚀液体流动的流动路径。在通孔108用作刻蚀废液流动的流动路径之后，通孔108被第二多晶硅层106的插塞填充使得在通孔108中不再具有空间。谐振传感器100通过检测谐振器103的谐振频率的变化来测量施加于谐振器103的应力(变形)。
[0040]上述谐振传感器100在排放刻蚀废液的过程中以及在排放过程之后的清洗过程中使用液体。如图31所示，如果液体的小滴Q保留在谐振器103和包括通孔108的第一多晶娃层105之间，则谐振器103会通过液体的弯月面力而被拉向第一多晶娃层105的一侧105f。结果，谐振器103粘附到第一多晶硅层105。因此，存在谐振传感器100不能检测应力的可能性。
[0041]此外，在形成插塞以使得通孔108中没有空间的过程中，通孔108的直径越大，累积在腔室102中的第二多晶硅层106越厚。累积在谐振器103与位于谐振器103两侧的第一电极111和第二电极112之间的空隙中的第二多晶硅层106引起输出信号的幅度的变动。此外，还存在第一电极111和第二电极112被累积在腔室102中的第二多晶硅层106短路，而且谐振传感器100不能输出输出信号的可能性。
[0042]现在将参照说明性优选实施例来描述本发明的一些实施例。本领域技术人员应该意识到，可以使用本发明的教导来实现许多可选的优选实施例，并且本发明不限于为了说明目的而在本文中示出的优选实施例。
[0043]以下将参照附图来详细描述根据本发明实施例的谐振传感器及其制造方法。为了使本发明的范围更易于理解，详细描述了本发明的实施例，并且只要没有特定的说明，实施例不应限制本发明。以下描述中使用的一些附图示出了重要部分的放大示图以便于理解本发明的特征，并且组成元件的尺寸比例和其他特征并非意在限于本文所呈现的形式。
[0044](谐振传感器:第一实施例)
[0045]图1是示出第一实施例的谐振传感器10沿着厚度方向的截面图。图2是示出第一实施例的谐振传感器10没有壳体时的平面图。本发明的示例性实施例的谐振传感器10包括形成在由单晶硅制成的衬底11上的谐振器12。谐振器周围设置有空隙。此外，谐振传感器10包括与衬底11 一起围绕谐振器12和腔室21的壳体14。壳体14是用于谐振传感器10的多层结构。
[0046]腔室21设置在衬底11的一侧11a。谐振器12、第一电极15、第二电极16和第三电极17设置在腔室21中。此外，外延层18被设置在腔室21外。外延层18、谐振器12、第一电极15、第二电极16和第三电极17由相同的材料制成，诸如掺硼的低阻P型半导体。
[0047]谐振器12与第一电极15集成为一体并且与第一电极15电连接。当从壳体14上方看时，谐振器12为基本窄板状结构。谐振器12在厚度方向上的长度大于谐振器12在衬底11的平面方向上的宽度。此外，对衬底11的预定拉伸应力被加至板状谐振器12。谐振器12的一端整体连接至第一电极15。
[0048]第二电极16和第三电极17大体为矩形电极。第二电极16和第三电极17在纵向上设置在谐振器12的两侧，与谐振器12保持预定的间隙。将被连接至外部电路的连接点15a、16a和17a分别设置在第一电极15、第二电极16和第三电极17上。例如，连接点15a、16a和17a由金属制成。
[0049]尽管绝缘层22被设置在电极15至17中的每一个与壳体14之间，但绝缘层22并没有设置在腔室21内。此外，尽管绝缘层23被设置在电极15至17中的每一个与衬底11之间，但绝缘层23并没有设置在腔室21内。在谐振传感器的制造过程中，通过将SOI衬底用作衬底11来形成绝缘层23。将详细描述谐振传感器的制造过程。
[0050]在腔室21的内部保持预定的真空度。例如，腔室21内的压力小于或等于几十Pa，使得可以在谐振状态下通过抑制谐振器的能量损失来提高谐振频率的测量精度。将谐振器12、第一电极15、第二电极16和第三电极17设置为与围绕腔室21的部件保持预定间隙。围绕腔室21的部件是衬底11、外延层18和壳体14。
[0051]图3是谐振器和壳体周围的放大截面图。壳体14包括第一多晶硅层(第一层)26、第二多晶硅层(第二层)27和第三多晶硅层(第三层)28。第一多晶硅层26设置在绝缘层22上方。第二多晶娃层27设置在第一多晶娃层26上方。第三多晶娃层28覆盖第一多晶娃层26和第二多晶娃层27。
[0052]在本实施例中，壳体14的三层26至28 (第一层、第二层和第三层)可以由多晶硅制成。然而，本实施例不限于多晶硅。例如，三层26至28可以由非晶硅、SiC、SiGe、Ge等中的任意一种制成。
[0053]第一多晶娃层(第一层)26与绝缘层22接触。此外，第一多晶娃层设置在腔室上方。通孔25被设置在第一多晶硅层26和腔室21的重叠部分处。通孔25沿着第一多晶硅层26的厚度方向延伸。在以下描述中，通孔25在腔室21 —侧的开口部分可以被称为第一开口部分25a。此外，通孔25在第二多晶硅层27—侧的开口部分可以被称为第二开口部分25b。
[0054]在本实施例中，如图4所示，当从第三多晶硅层28往下看时，通孔25的第一开口部分25a和第二开口部分25b为沿着谐振器12延伸的矩形截面。更具体地，通孔25是沿着谐振器12的纵向延伸的立方形的窄空间。
[0055]第二多晶硅层27设置为靠近通孔25的第二开口部分25b，并且覆盖第二开口部分25b的周围。具体地，第二多晶硅层27以预定宽度在第二开口部分25b周围沿着通孔25的纵向延伸。
[0056]此外，第二多晶硅层27具有突起。突起29在第二多晶硅层27的通孔25的一侧与第二多晶硅层27集成为一体。突起29从第二开口部分25b进入通孔25。突起29的端面29a被设置在比第一多晶硅层26的面26a更加远离谐振器12的位置。
[0057]第三多晶硅层28覆盖第一多晶硅层26和第二多晶硅层27。具体地，第三多晶硅层28在存在第二多晶硅层27的区域中与第二多晶硅层27接触。此外，第三多晶硅层28在第二多晶硅层27以外与第一多晶硅层26接触。
[0058]在具有前述多层结构的壳体14中，在第一多晶硅层26和第二多晶硅层27之间存在间隙31。间隙31从第一多晶娃层26与突起29之间的第一间隙E1延伸到第一多晶娃层26与第二多晶硅层27之间的第二间隙E2。第一间隙E1与第二间隙E2连通。
[0059]具体地，在图1所示的截面图中，间隙31是第一多晶硅层26和第二多晶硅层27之间基本呈L形的窄空间。第一间隙E1是间隙31的一个开口端。第一间隙E1存在于通孔25的第一开口部分25a的侧壁与第二多晶硅层27的突起29之间。此外，第二间隙E2是间隙31的另一个开口端。第二间隙E2是第一多晶硅层26与第二多晶硅层27之间的间隙。
[0060]例如，间隙31 (换句话说，第一多晶硅层26和第二多晶硅层27之间的距离)可以是在形成腔室21的过程中使用的刻蚀流体可以流入和流出的距离。
[0061]非空隔离物32被设置在第二多晶硅层27上。隔离物32与第二多晶硅层27集成为一体。隔离物32从第二多晶硅层27突出。隔离物32的端面与第一多晶硅层26接触。隔离物32形成第二间隙E2以防止间隙31由于应力作用而变窄。隔离物32的高度基本等于间隙31。
[0062]如图4所示，隔离物32沿着通孔25的纵向设置。流入间隙31 (如图3所示)的液体(诸如刻蚀液体)在隔离物32之间流动。为此，隔离物32形成间隙31的第二间隙E2，并且防止中断液体的流动。在本实施例中，每个隔离物32均为长圆柱形。
[0063]图5是谐振传感器的电路图。谐振传感器10包括用于激发谐振器12的激励模块41和用于检测谐振器12的振动的振动检测模块42。激励模块41包括第二电极16和驱动电源43。振动检测模块42包括第一电极15、第三电极17、偏置电源44、电阻器Rl、R2和R3、运算放大器0P1和0P2等。
[0064]驱动电源43施加预定驱动电压Vi的交流电压。偏置电源44施加预定偏置电压Vb的直流电压。从偏置电源44向第一电极15施加恒定偏置电压Vb。从驱动电源43向第二电极16施加交流驱动电压Vi。根据谐振器12的振动频率的检测信号从第三电极17输出。
[0065]以下描述谐振传感器的操作。在向第一电极15施加恒定偏置电压Vb并且向第二电极16施加交流驱动电压Vi之后，在连接至第一电极15的谐振器12与第二电极16之间生成静电吸力。此时，谐振器12以恒定的谐振频率振动(谐振)。
[0066]另一方面，通过施加给第一电极15的偏置电压Vb在连接至第一电极15的谐振器12与第三电极17之间生成电荷。当谐振器12与第三电极17之间的静电容量根据谐振器12的振动而变化时，生成根据静电容量的变化的检测信号。检测信号为交流电流。运算放大器0P1和0P2放大该检测信号。计数器读取被运算放大器0P1和0P2放大的检测信号作为电压变化，使得可以测量谐振器12的振动频率。
[0067]当谐振器12受到应力作用时，谐振器12的振动频率根据谐振器12的应变量而改变。可以测量谐振器12的应变量，即，施加于谐振器12的应力。
[0068]在该构造中，由于可以将作为激发电极的第二电极16与作为检测电极的第三电极17分离，因此第二电极16与第三电极17之间的寄生电容降低。结果，可以抑制驱动电压Vi对检测电路的串扰。此外，可以改善信噪比。
[0069](谐振传感器的制造方法:第一实施例)
[0070]以下描述谐振传感器的制造方法和谐振传感器的操作。
[0071]图6至图15是用于描述谐振传感器的制造方法处于各个阶段时谐振传感器的主要部分的放大截面图。此外，图6至图15是沿着图2中的线A-A截取的截面图。
[0072]首先，如图6所示，制备SOI衬底51，其中在衬底11上形成有氧化层52和表面硅层53。例如，氧化层52的厚度为约2微米。此外，表面硅层53的厚度为约1微米。
[0073]接下来，如图7所示，通过外延生长来在表面硅层53上形成包含高浓度硼的外延硅层54。包含高浓度硼的外延硅层54电阻低并且表现得像导体。在后续处理中，在外延硅层54中形成谐振器12、第一电极15、第二电极16和第三电极17(如图2所示)。
[0074]此外，由于包含高浓度硼的外延硅层54比衬底11有更大的拉应力，所以外延硅层54对在后续处理中形成的谐振器12生成拉力。当在拉伸条件下对谐振器12施加应力时，应力与频率的平方成比例，获得极其线性的特性。另一方面，由于压缩应力条件下的操作具有非线性的特性，所以在拉伸应力条件下执行谐振传感器10的操作。
[0075]以下描述包含高浓度硼的外延硅层54的生长条件(a)至(d)。
[0076](a)生长温度为1030摄氏度，
[0077](b)在4气体中，
[0078](c) 二氯甲硅烷(SiH2Cl2)被用作硅的原料气体，以及
[0079](d)乙硼烷(B2H6)被用作作为杂质的硼的原料气体。
[0080]此外，包含高浓度硼的外延硅层54通过执行预定时间的外延生长而生长至例如约9微米。然后，外延硅层54的厚度与表面硅层53的厚度的总和为约10微米。
[0081]接下来，如图8所示，执行对包含高浓度硼的外延硅层54的图案化。在外延硅层54上形成成为谐振器12、第一电极15 (如图2所示)、第二电极16和第三电极17的外形的沟槽T。例如，通过施加抗蚀材料来执行对外延硅层54的图案化。此外，通过步进装置执行图案化。
[0082]例如，步进装置具有约0.3微米的分辨率。此外，步进机能够曝光亚微米线和间隔。通过步进装置来形成谐振器12、第一电极15、第二电极16和第三电极17的外形图案。
[0083]通过步进装置形成的抗蚀层被用作掩模，并且外延硅层54被刻蚀。形成对谐振器12、第一电极15、第二电极16和第三电极17的外形进行定形的沟槽T。例如，通过干刻蚀来刻蚀外延硅层54。执行干刻蚀，直到刻蚀位置到达衬底11上的氧化层52。谐振器12、第一电极15、第二电极16和第三电极17相互电隔离。
[0084]在通过干刻蚀形成沟槽T的过程中，适合通过重复地执行硅刻蚀处理和CF聚合物的沉积处理而在沟槽T的侧壁上形成凹凸部。例如，通过调整刻蚀时间和沉积时间，形成凹凸部的宽度为约0.1微米或以上且凹凸部的间距为约0.1微米至1微米的条纹。
[0085]接下来，如图9所示，在外延硅层54上方形成绝缘层56。对谐振器12、第一电极15、第二电极16和第三电极17的外形进行定形的沟槽T填充有绝缘层56。绝缘层56在外延硅层54上累积预定的厚度。例如，绝缘层56由氧化硅制成。在绝缘层56的形成中，例如，沟槽T的开口端部填充有四乙氧基硅烷(TEOS)的LP-CVD氧化膜或者等离子体-CVD氧化膜。
[0086]例如，通过TE0S罐的起泡、引入氮气和氧气、热解TE0S以及用氧化硅填充沟槽T，在700摄氏度和50帕斯卡的低压条件下形成层LP-CVD氧化膜。
[0087]通过在真空中引入TE0S和氧气生成等离子体，在置于加热到400摄氏度的台上的衬底上用氧化硅填充沟槽T的处理来形成等离子体CVD氧化膜。由于等离子体CVD氧化膜的阶梯覆盖的质量较差，所以在沟槽T的最深部分中不容易形成膜，并且在绝缘层56的一部分中形成空隙V。
[0088]接下来，如图10所不，例如在覆盖外延娃层54的绝缘层56上方形成厚度为几微米的第一多晶硅层(第一层)26。第一多晶硅层26是用于对在后续处理中形成的腔室21进行覆盖的壳体14的一部分。
[0089]接下来，如图11所示，在第一多晶硅层26的一部分中形成通孔25。例如，通孔25形成在面对谐振器12的位置。此外，例如，在形成对第一多晶硅层26的外形进行定形的抗蚀层之后，通过干刻蚀形成在厚度方向上穿过第一多晶硅层26的通孔25。例如，通孔25是沿着谐振器12的纵向延伸的立方形窄空间(如图4所示)。
[0090]接下来，如图12所示，形成氧化物层(牺牲层)57。氧化物层57覆盖第一多晶硅层26和通孔25的内表面。用于形成第二多晶硅层27的隔离物32的外部形状的凹痕58被形成在通孔25的第二开口部分25b的周围。将在后续处理中形成隔离物32。
[0091]例如，LP-CVD装置形成了厚度为约100纳米的氧化物层57，并且通过利用抗蚀材料和缓冲氢氟酸仅去除凹痕58的区域。
[0092]接下来，如图13所示，形成第二多晶硅层27以覆盖通孔25和通孔25周围的区域。突起29与第二多晶硅层27集成为一体。此外，隔离物32与第二多晶硅层27集成为一体。突起29进入通孔25。凹痕58对隔离物32进行定形。
[0093]接下来，如图14所示，通过用稀释HF溶液进行刻蚀来去除氧化物层(牺牲层)57的整体(如图13所示)、谐振器12周围的绝缘层56 (如图13所示)和谐振器12周围的氧化层52(如图13所示)。通过该处理，在谐振器12周围形成腔室21，并且保持谐振器12周围的间隙。
[0094]另一方面，通过去除形成在第一多晶硅层26和第二多晶硅层27之间的氧化物层57,在第一多晶娃层26和第二多晶娃层27之间形成间隙31。间隙31从第一多晶娃层26和突起29之间的第一间隙E1延伸到第一多晶硅层26和第二多晶硅层27之间的第二间隙E2。第一间隙E1与第二间隙E2连通。稀释HF溶液经由间隙31到达谐振器12周围的绝缘层56和氧化层52。
[0095]用于通过刻蚀谐振器12周围的绝缘层56和氧化层52形成腔室21的稀释HF溶液的废液经由间隙31从腔室21的内部排到外部。当几乎所有废液都被排出且在谐振器12和第二多晶硅层27的突起29的端面29a之间保留很少的废液时，可以对废液施加弯月面力。如果向废液施加弯月面力，则存在谐振器12朝向第二多晶硅层27的突起29弯曲并且谐振器12变形的担忧。
[0096]然而，由于在第一多晶硅层26和第二多晶硅层27之间形成了窄间隙31，所以通过毛细管作用快速地吸收第一开口部分25a周围的少量废液。通过该处理，在通孔25的第一开口部分25a周围，突起29朝向腔室21突出以防止谐振器12变形和固定。通过减小第二多晶硅层27的端面29a和谐振器12的接触面积，在去除刻蚀废液和清洗处理的水滴的过程中，可以防止谐振器12弯曲并粘附至第一多晶硅层26的下表面。此外，第一多晶硅层26和第二多晶硅层27之间的间隙31防止输出信号的强度的变化、谐振器12的谐振频率的变化以及由于电极短路而产生的输出故障。
[0097]此后，如图15所不，形成第二多晶娃层(第二层)28。第二层28覆盖第一多晶娃层26和第二多晶硅层27用于真空密封。在第三多晶硅层28中生成拉伸应变或者剩余的压缩应变非常小的条件下通过第三多晶硅层28进行真空密封。例如，在等于或小于900摄氏度的温度下通过减压外延装置执行真空密封。SiH4或SiH4与氢的混合物可用作原料气体。
[0098]此后，暴露连接点15a、16a和17a(如图1和图2所示)的孔形成在第一多晶硅层26与第三多晶硅层28接触的位置处。
[0099]如上所述，在本实施例的谐振传感器、其制造方法以及用于谐振器传感器的多层结构中，减小了端面29a和谐振器12之间的接触面积。此外，可以防止谐振器12弯曲并粘附至第一多晶硅层26。因此，即使向遗留在谐振器12和第一多晶硅层26之间的小滴施加弯月面力，也可以防止谐振器12粘附至第一多晶硅层。
[0100]此外，可以通过第一多晶硅层26和第二多晶硅层27之间的窄间隙31来限制腔室21中的几乎所有多晶硅层，可以防止输出信号的强度的变化、谐振器12的谐振频率的变化以及由于电极短路而引起的输出故障。
[0101]以下将描述谐振传感器的其他实施例。在每一个实施例中，按与第一实施例相同的方式对与第一实施例相同的组件进行标号，并且省略对这些组件的说明。
[0102](谐振传感器:第二实施例)
[0103]在第一实施例中，第一多晶硅层26中的通孔25是沿着谐振器12的纵向延伸的立方形窄空间。然而，通孔25的形状和覆盖通孔25的第二多晶硅层27的形状不限于此。
[0104]在图16所示的谐振传感器60中，在第一多晶硅层(第一层)26上沿着谐振器12的纵向设置圆柱形通孔61。当从上方来看时，通孔61的第二开口部分61b是圆形的。通孔61沿着谐振器12的纵向设置。突起部分62与第二多晶硅层(第二层)27集成为一体。各突起62分别进入到各通孔61中。间隙31的一部分在突起62的外表面与通孔61的内表面之间是圆柱形的。
[0105]非空隔离物63与第二多晶硅层27集成为一体。隔离物与第一多晶硅层26中的通孔61的第二开口部分61b周围的平面接触。例如，在图16所示的谐振传感器60中，隔离物63在环绕通孔61的第二开口部分61b的位置处与第一多晶硅层26接触。
[0106](谐振传感器:第三实施例)
[0107]在图17所示的谐振传感器65中，在第一多晶硅层(第一层)26上沿着谐振器12的纵向设置立方形通孔66。当从上方来看时，通孔66的第二开口部分66b是矩形的。通孔66沿着谐振器12的纵向设置。突起部分67与第二多晶硅层(第二层)27集成为一体。各突起67分别进入到各通孔66中。间隙31的一部分在突起67的外表面与通孔66的内表面之间是矩形截面的柱形。
[0108]非空隔离物68与第二多晶硅层27集成为一体。隔离物68与通孔66的第二开口部分66b周围的第一多晶娃层26接触。例如，在图17所不的谐振传感器65中，隔离物68沿着通孔66的第二开口部分66b的纵向在两侧与第一多晶硅层26接触。
[0109]通孔66的形状可以是卵形、椭圆形、三角形、多边形、不定形等。通孔66的形状不限于此。
[0110]形成第一多晶硅层26和第二多晶硅层27之间的间隙31 (如图3所示)的隔离物的形状不限于第一实施例或第二实施例所示的形状。例如，隔离物可以为形成在第一多晶硅层26和第二多晶硅层27中的至少一个上的不规则凹部和凸部以允许形成液体的通道。在这种情况下，隔离物可以是在第一多晶硅层26和第二多晶硅层27中的至少一个上的粗糙的表面。
[0111](谐振传感器:第四实施例)
[0112]图18是示出第四实施例的谐振传感器的放大截面图。在本实施例的传感器70中，壳体14的第一多晶娃层(第一层)26具有朝向腔室21延伸的通孔25。谐振器12设置在腔室21中并振动。突起71与第二多晶硅层(第二层)27集成为一体。突起71进入通孔25。在突起71的外表面和通孔25的内表面之间存在间隙31。
[0113]突起71的端面71a设置为直接位于谐振器12之上。端面71a与谐振器12之间的距离短于第一多晶硅层26的面26f与谐振器12之间的距离。因此，突起71从第二多晶硅层27延伸向第一开口部分25a，并且突出到腔室21内。
[0114]由于突起71突出到腔室21内，所以可以更加确定地防止谐振器12与第一多晶硅层26接触。例如，在形成谐振传感器70的腔室21的过程中，当通过间隙31排放刻蚀废液时，可能会向遗留在谐振器12与第一多晶硅层26的第一开口部分25a之间的废液施加弯月面力。即使谐振器12由于弯月面力而大程度地弯向第一多晶硅层26，谐振器12会与突出到腔室21内的突起71的端面71a接触。
[0115]因此，可以防止谐振器12大程度地弯曲并与第一多晶硅层26的面26f接触。具体地，由于突起71的端面71a窄于谐振器12，所以即使谐振器12弯曲并与突起71的端面71a接触，谐振器12与端面71a的接触面积也很小。因此，可以防止谐振器12粘附至端面71a。
[0116](谐振传感器的制造方法:第二实施例)
[0117]图19至图23是用于描述第二实施例中的谐振传感器的制造方法处于各个阶段时谐振传感器的主要部分的放大截面图。图19是用于描述与第一实施例的谐振传感器的制造方法中的图10相对应的处理的示图。如图19所示，例如，在绝缘层56上形成厚度为几微米的第一多晶娃层(第一层)81。例如，第一多晶娃层81通过外延装置形成。在第一多晶硅层81的上表面上形成根据晶粒尺寸的微观凹凸部82。
[0118]接下来，如图20所示，在第一多晶硅层81的一部分中形成通孔83。例如，通孔83直接形成在谐振器12上方。此外，例如，在形成用于对第一多晶硅层81的外形进行定形的抗蚀层之后，通过干刻蚀形成通孔83。通孔83在厚度方向上穿过第一多晶硅层81。此时，在通孔83的底面上形成微观凹凸部84。
[0119]例如，图19所示的处理和图20所示的处理可以作为干刻蚀的一系列刻蚀处理来执行，在该干刻蚀中多晶硅与绝缘层(氧化硅)的刻蚀率较低。
[0120]接下来，如图21所示，形成氧化物层86。氧化物层86覆盖形成在第一多晶硅层81上的微观凹凸部82、通孔83的内表面和形成在通孔83的底面上的微观凹凸部84。
[0121 ] 接下来，如图22所示，形成第二多晶硅层(第二层)87以覆盖通孔83和围绕通孔83的区域。在第二多晶硅层87的底面上形成突起88。突起88进入被氧化物层86覆盖的通孔83中，并且延伸到绝缘层56。在微观凹凸部84上形成凹凸部89。具体地，凹凸部89形成在突起88的端面88a上。
[0122]接下来，如图23所示，通过用稀释HF溶液进行刻蚀以去除氧化物层86的整体、谐振器12周围的绝缘层56和谐振器12周围的氧化层52。通过该处理，在谐振器12周围形成腔室21。保持谐振器12周围的间隙。
[0123]另一方面，通过去除形成在第一多晶硅层81和第二多晶硅层87之间的氧化物层86,在第一多晶娃层81和第二多晶娃层87之间形成间隙31。间隙31从第一多晶娃层81和突起88之间的第一间隙E1延伸到第一多晶硅层81和第二多晶硅层87之间的第二间隙E2。第一间隙E1与第二间隙E2连通。稀释HF溶液经由间隙31流入腔室21和流出腔室21。
[0124]通过本实施例的谐振传感器的制造方法，即使在谐振器12和第一多晶硅层81之间遗留少量废液并且废液的弯月面力使谐振器12大程度地朝向第一多晶硅层81弯曲，谐振器12也可以与突出到腔室21内的突起88的端面88a接触。因此，可以防止谐振器12粘附至第一多晶硅层81。
[0125]此外，在第二实施例的制造方法中，由于在突起88的端面88a上形成微观凹凸部89，所以突起88与谐振器12的接触面积非常小。因此，由于谐振器12不会粘附至突起88的端面88a，所以可以防止谐振器12变形。
[0126](谐振传感器的制造方法:第三实施例)
[0127]图24至图29是用于描述第三实施例中的谐振传感器的制造方法处于各个阶段时谐振传感器的主要部分的放大截面图。图24是用于描述与第一实施例的谐振传感器的制造方法中的图10相对应的处理的示图。如图24所示，例如，在绝缘层56上形成厚度为几微米的第一多晶娃层(第一层)91。然后，通过干刻蚀在第一多晶娃层91的上表面上形成微观凹凸部92。
[0128]接下来，如图25所示，形成穿过第一多晶硅层91的通孔93。例如，通孔93直接形成在谐振器12上方。此外，例如，在形成用于对第一多晶硅层91上的通孔93的开口部分的外形进行定形的抗蚀层之后，通过干刻蚀形成通孔93。通孔93在厚度方向上穿过第一多晶娃层91。
[0129]此外，如图26所示，通过从通孔93各向同性地刻蚀绝缘层56,在绝缘层56中形成底面99。底面99的直径大于通孔93的宽度。底面99的截面形状为半圆形。例如，由于用于刻蚀的刻蚀液体的特性，氧化硅的刻蚀率大于多晶硅的刻蚀率。刻蚀液体可用于各向同性刻蚀。
[0130]接下来，如图27所示，形成氧化物层96。氧化物层96覆盖形成在第一多晶硅层91上的微观凹凸部92、通孔93的内表面和绝缘层56的底面99。
[0131]接下来，如图28所示，形成第二多晶硅层97。第二多晶硅层97覆盖通孔93和围绕通孔93的区域。突起98形成在第二多晶硅层97的底面上。突起98进入被氧化物层96覆盖的通孔93。突起98具有其形状取决于底面99的形状的端面98a。底面99的截面形状为半圆形。
[0132]接下来，如图29所示，通过用稀释HF溶液进行刻蚀以去除氧化物层96的整体、谐振器12周围的绝缘层56和谐振器12周围的氧化层52。通过该处理，在谐振器12周围形成腔室21，并且保持谐振器12周围的间隙。
[0133]另一方面，通过去除形成在第一多晶硅层91和第二多晶硅层97之间的氧化物层96,在第一多晶娃层91和第二多晶娃层97之间形成间隙31。间隙31从第一多晶娃层91和突起98之间的第一间隙E1延伸到第一多晶硅层91和第二多晶硅层97之间的第二间隙E2。第一间隙E1与第二间隙E2连通。稀释HF溶液经由间隙31流入腔室21和流出腔室21。
[0134]通过该谐振传感器的制造方法，即使在谐振器12和第一多晶硅层91之间遗留少量废液并且废液的弯月面力使谐振器12大程度地朝向第一多晶硅层91弯曲，谐振器12也可以与突出至腔室21内的突起98的端面98a接触。因此，可以防止谐振器12粘附至第一多晶娃层91。
[0135]此外，在第三实施例的制造方法中，由于突起98的端面98a的截面形状为半圆形，所以突起98与谐振器12的接触面积非常小。因此，由于谐振器12不会粘附至突起98的端面98a，所以可以防止谐振器12变形。
[0136]虽然上面已经描述并示出了本发明的优选实施例，但应该理解，这些仅仅是示例性的而不应理解为限制性的。在不背离本发明的范围的情况下，可以进行增加、省略、替换和其他修改。因此，本发明不应理解为受前面的描述所限制，而仅受所附权利要求的范围所限制。
【权利要求】
1.一种谐振传感器,包括: 单晶娃衬底； 单晶硅谐振器，其设置在所述单晶硅衬底的上方； 由硅制成的壳体，其带间隙地围绕所述谐振器，并且与所述单晶硅衬底一起形成腔室; 激励模块，其被配置为激发所述谐振器； 振动检测模块，其被配置为检测所述谐振器的振动； 第一层，其设置在所述腔室的上方，所述第一层具有通孔； 第二层，其设置在所述第一层的上方； 第三层，其覆盖所述第一层和所述第二层；以及 突起，其从所述第二层朝向所述谐振器延伸，所述突起在空间上与所述谐振器分离，所述突起与所述第一层隔开第一间隙，所述第二层与所述第一层隔开第二间隙，所述第一间隙与所述第二间隙连通。
2.根据权利要求1所述的谐振传感器，其中， 所述第一层、所述第二层、和所述第三层由多晶硅、非晶硅、SiC、SiGe和Ge中的任一种制成。
3.根据权利要求1所述的谐振传感器，还包括: 非空隔离物，其形成所述第二间隙，所述非空隔离物与所述第二层集成为一体。
4.根据权利要求1所述的谐振传感器，其中， 所述突起直接设置在所述谐振器上方，并且 所述突起与所述谐振器之间的距离短于所述第一层与所述谐振器之间的距离。
5.根据权利要求1所述的谐振传感器，其中， 所述通孔为沿着所述谐振器的纵向延伸的立方形空间，并且 所述间隙的一部分在所述突起的外表面与所述通孔的内表面之间为矩形截面的柱形。
6.根据权利要求1所述的谐振传感器，其中， 所述通孔的形状为沿着所述谐振器的纵向设置的卵形或椭圆形，并且 所述间隙的一部分在所述突起的外表面与所述通孔的内表面之间为圆柱形。
7.根据权利要求1所述的谐振传感器，其中: 所述腔室内的压力小于大气压力。
8.一种谐振传感器的制造方法，所述方法包括: (a)在多层结构中形成谐振器； (b)在所述多层结构上方形成第一层； (C)在所述第一层上方形成牺牲层； (d)在所述牺牲层上方形成具有突起的第二层，所述突起从所述第二层朝向所述谐振器延伸，并且所述突起在空间上与所述谐振器分离；以及 (e)通过去除所述牺牲层来在所述第一层和所述第二层之间形成间隙，所述突起与所述第一层隔开第一间隙，所述第二层与所述第一层隔开第二间隙，所述第一间隙与所述第二间隙连通。
9.根据权利要求8所述的谐振传感器的制造方法，还包括: 在所述步骤(C)中，在所述牺牲层中形成凹痕；以及 在所述步骤(d)中，根据所述凹痕的形状形成与所述第二层集成为一体的非空隔离物，所述非空隔离物形成所述第二间隙。
10.一种用于谐振传感器的多层结构，所述多层结构包括: 第一层; 第二层，其设置在所述第一层上方；以及 突起，其从所述第二层朝向所述第一层延伸，所述突起与所述第一层隔开第一间隙，所述第二层与所述第一层隔开第二间隙，所述第一间隙与所述第二间隙连通。
11.根据权利要求10所述的用于谐振传感器的多层结构，其中， 所述第一层和所述第二层由多晶娃、非晶娃、Sic、SiGe和Ge中的任一种制成。
12.根据权利要求10所述的用于谐振传感器的多层结构，还包括: 非空隔离物，其形成所述第二间隙，所述非空隔离物与所述第二层集成为一体。
【文档编号】G01L1/10GK104344917SQ201410349914
【公开日】2015年2月11日 申请日期:2014年7月22日 优先权日:2013年7月24日
【发明者】吉田隆司, 奥田修史, 岩井滋人 申请人:横河电机株式会社