频率检测装置制造方法
【专利摘要】一种频率检测装置，包括：对待检测的周期信号进行二分频处理以产生分频信号的二分频电路；对所述分频信号进行延时处理以产生延时信号的延时电路；充放电电路，适于在所述延时信号为第一电平时对所述充放电电路的输出端进行充电或放电，在所述延时信号为第二电平且所述分频信号为所述第一电平时对所述充放电电路的输出端进行复位；比较电路，适于在所述延时信号为所述第二电平时比较第一基准电压和所述充放电电路的输出电压以产生第一比较信号、比较第二基准电压和所述充放电电路的输出电压以产生第二比较信号；对所述第一比较信号和所述第二比较信号进行锁存处理的RS锁存器。本发明技术方案提供的频率检测装置节约了检测时间。
【专利说明】频率检测装置
【技术领域】
[0001] 本发明涉及集成电路【技术领域】，特别涉及一种频率检测装置。
【背景技术】
[0002] 对于大部分数字电路和数模混合电路，往往需要外部提供一个或多个具有一定频 率的周期信号。周期信号的频率影响着整个电路的工作状态，频率过低或者过高都可能导 致整个电路不能正常工作。为保证整个电路可靠地工作，通常需要对周期信号的频率进行 检测，判断周期信号的频率是否在预定频率范围之内。
[0003] 现有技术中，通常采用数字频率检测器检测周期信号的频率。采用数字频率检 测器检测周期信号的频率时，是将待检测的周期信号与频率已知的参考时钟进行比较。 采用数字频率检测器检测周期信号的频率较为简单，但是需要较长的时间才能完成检 测，检测时间是参考时钟周期的好几倍。具体地，数字频率检测器的检测时间根据Tc = [Tmax+ (Tmax-Tmin)-O. 5] XTmax确定，其中，Tc为数字频率检测器输出比较结果的最大 时间，Tmax为待检测的周期信号和参考时钟中频率较小者的周期，Tmax为待检测的周期信 号和参考时钟中频率较大者的周期。
【发明内容】
[0004] 本发明解决的是检测周期信号的频率时间过长的问题。
[0005] 为解决上述问题，本发明提供一种频率检测装置，包括：
[0006] 二分频电路，适于对待检测的周期信号进行二分频处理以产生分频信号；
[0007] 延时电路，适于对所述分频信号进行延时处理以产生延时信号；
[0008] 充放电电路，适于在所述延时信号为第一电平时对所述充放电电路的输出端进行 充电或放电，在所述延时信号为第二电平且所述分频信号为所述第一电平时对所述充放电 电路的输出端进行复位；
[0009] 比较电路，适于在所述延时信号为所述第二电平时比较第一基准电压和所述充放 电电路的输出电压以产生第一比较信号、比较第二基准电压和所述充放电电路的输出电压 以产生第二比较信号，所述第一基准电压大于所述第二基准电压；
[0010] RS锁存器，适于对所述第一比较信号和所述第二比较信号进行锁存处理。
[0011] 可选的，所述第一电平为高电平，所述第二电平为低电平。
[0012] 可选的，所述充放电电路包括第一非门电路、与门电路、充电电流源、PM0S晶体管、 NM0S晶体管以及储能电容；
[0013] 所述第一非门电路的输入端适于接收所述延时信号，所述第一非门电路的输出端 连接所述与门电路的第一输入端和所述PM0S晶体管的栅极；
[0014] 所述与门电路的第二输入端适于输入所述分频信号，所述与门电路的输出端连接 所述NM0S晶体管的棚极；
[0015] 所述充电电流源的第一端适于输入电源电压，所述充电电流源的第二端连接所述 PMOS晶体管的源极；
[0016] 所述PM0S晶体管的漏极连接所述NM0S晶体管的漏极和所述储能电容的第一端并 作为所述充放电电路的输出端；
[0017] 所述NM0S晶体管的源极和所述储能电容的第二端适于输入参考电位。
[0018] 可选的，所述充放电电路包括第一非门电路、与非门电路、放电电流源、PM0S晶体 管、NM0S晶体管以及储能电容；
[0019] 所述第一非门电路的输入端连接所述NM0S晶体管的栅极并适于接收所述延时信 号，所述第一非门电路的输出端连接所述与非门电路的第一输入端；
[0020] 所述与非门电路的第二输入端适于接收所述分频信号，所述与非门电路的输出端 连接所述PM0S晶体管的栅极；
[0021] 所述PM0S晶体管的源极适于输入电源电压，所述PM0S晶体管的漏极连接所述 NM0S晶体管的漏极和所述储能电容的第一端并作为所述充放电电路的输出端；
[0022] 所述NM0S晶体管的源极连接所述放电电流源的第一端；
[0023] 所述放电电流源的第二端和所述储能电容的第二端适于输入参考电位。
[0024] 可选的，所述参考电位为地电位。
[0025] 可选的，所述比较电路包括第一电压比较器和第二电压比较器；
[0026] 所述第一电压比较器的同相输入端适于输入所述第一基准电压，所述第一电压比 较器的反相输入端连接所述充放电电路的输出端和所述第二电压比较器的同相输入端，所 述第一电压比较器的使能端连接所述第二电压比较器的使能端并适于接收所述延时信号， 所述第一电压比较器的输出端适于输出所述第一比较信号；
[0027] 所述第二电压比较器的反相输入端适于输入所述第二基准电压，所述第二电压比 较器的输出端适于输出所述第二比较信号。
[0028] 可选的，所述RS锁存器包括第一或非门电路、第二或非门电路、第二非门电路以 及第三非门电路；
[0029] 所述第一或非门电路的第一输入端适于接收所述第一比较信号，所述第一或非门 电路的第二输入端连接所述第二或非门电路的输出端和所述第三非门电路的输入端，所述 第一或非门电路的输出端连接所述第二或非门电路的第一输入端和所述第二非门电路的 输入端；
[0030] 所述第二或非门电路的第二输入端适于接收所述第二比较信号；
[0031] 所述第二非门电路的输出端作为所述RS锁存器的第一输出端，所述第三非门电 路的输出端作为所述RS锁存器的第二输出端。
[0032] 可选的，所述频率检测装置还包括适于产生所述第一基准电压和所述第二基准电 压的基准电压产生电路。
[0033] 可选的，所述频率检测装置还包括缓冲器，所述比较电路通过所述缓冲器接收所 述充放电电路的输出电压；
[0034] 所述缓冲器的输入端连接所述充放电电路的输出端，所述缓冲器的输出端连接所 述比较电路。
[0035] 与现有技术相比，本发明的技术方案具有以下优点：
[0036] 本发明提供的频率检测装置，利用待检测的周期信号的一个周期进行充电或放 电，所述待检测的周期信号的频率被转换为充电或放电结束后对应的电压，将充电或放电 结束后对应的电压与两个基准电压进行比较，根据比较结果即能获知所述待检测的周期信 号的频率与两个参考时钟的频率的关系。由于进行充电或放电的时间为所述待检测的周期 信号的一个周期，进行比较的时间也为所述待检测的周期信号的一个周期，因此，在所述待 检测的周期信号的三个周期内就能获得检测结果，节省了检测时间。
[0037] 进一步，本发明提供的频率检测装置将比较频率转换为比较电压，所述两个基准 电压的电压值是通过仿真获得，因而在电路中不需要参考时钟，节约了所述频率检测装置 的成本。
[0038] 进一步，本发明提供的频率检测装置中的比较电路，在待检测的周期信号的两个 相邻周期内，仅在一个周期处于工作状态，在另一个周期停止工作，因而降低了所述频率检 测装置的功耗。
[0039] 本发明的可选方案中，所述频率检测装置包括缓冲器，所述缓冲器能够隔离充放 电电路和比较电路，防止比较电路中的电压干扰所述充放电电路的输出电压，提高了所述 频率检测装置的检测精度。
【专利附图】
【附图说明】
[0040] 图1是本发明实施例提供的一种频率检测装置的结构示意图；
[0041] 图2是本发明实施例提供的一种充放电电路的结构示意图；
[0042] 图3是图2所示的充放电电路的工作时序图；
[0043] 图4是本发明实施例提供的另一种充放电电路的结构示意图；
[0044] 图5是图4所示的充放电电路的工作时序图；
[0045] 图6是本发明实施例提供的比较电路的结构示意图；
[0046] 图7是本发明实施例提供的RS锁存器的结构示意图；
[0047] 图8是本发明实施例提供的另一种频率检测装置的结构示意图。
【具体实施方式】
[0048] 本发明技术方案提供一种频率检测装置，所述频率检测装置适于检测周期方波信 号的频率是否在预定频率范围之内。图1是本发明实施例提供的一种频率检测装置的结构 示意图，所述频率检测装置包括二分频电路11、延时电路12、充放电电路13、比较电路14以 及锁存电路15。
[0049] 具体地，所述二分频电路11适于对待检测的周期信号Fin进行二分频处理以产生 分频信号Fdi。作为被测信号，所述待检测的周期信号Fin为频率固定的方波信号，其占空 比是随机的。经过所述二分频处理，所述分频信号Fdi的频率为所述待检测的周期信号Fin 的频率的二分之一，即所述分频信号Fdi的周期为所述待检测的周期信号Fin的周期的两 倍，占空比为百分之五十。
[0050] 所述延时电路12适于对所述分频信号Fdi进行延时处理以产生延时信号Fdi。经 过所述延时处理，所述延时信号Fdi的上升沿滞后于所述分频信号Fdi的上升沿，滞后的时 间即为所述延时处理的延时时间。需要说明的是，所述延时处理的延时时间可根据实际需 求进行设置，本发明对此不作限定。若所述待检测的周期信号Fin的占空比小于或等于百 分之五十，所述延时处理的延时时间小于所述待检测的周期信号Fin的高电平持续时间； 若所述待检测的周期信号Fin的占空比大于百分之五十，所述延时处理的延时时间小于所 述待检测的周期信号Fin的低电平持续时间。所述延时信号Fdl的频率与所述分频信号 Fdi的频率相等，占空比仍为百分之五十：在所述延时信号Fdl的一个周期内，高电平和低 电平各占所述延时信号Fdl的半个周期。
[0051] 所述充放电电路13适于在所述延时信号Fdl为第一电平时对所述充放电电路13 的输出端进行充电或放电，在所述延时信号Fdl为第二电平且所述分频信号Fdi为所述第 一电平时对所述充放电电路13的输出端进行复位。所述延时信号Fdl只有高电平和低电 平两种状态，所述第一电平可以为高电平，相应地所述第二电平为低电平；所述第一电平也 可以为低电平，相应地所述第二电平为高电平，本发明对此不作限定。
[0052] 具体地，在所述延时信号Fdl为第一电平时，即在所述延时信号Fdl的半个周期 内，所述充放电电路13对它的输出端进行充电或放电，使所述充放电电路13的输出电压 Vout的电压值由初始电压值升高或降低至充放电电压值；在所述延时信号Fdl为第二电平 且所述分频信号Fdi为所述第一电平时，即在所述延时信号Fdl每个周期开始前，所述充放 电电路13对它的输出端进行复位，使所述充放电电路13的输出电压Vout的电压值由所述 充放电电压值降低或升高至所述初始电压值。
[0053] 所述比较电路14适于在所述延时信号Fdl为所述第二电平时比较第一基准电 压Vrefl和所述充放电电路13的输出端电压以产生第一比较信号C1、比较第二基准电 压Vref2和所述充放电电路13的输出端电压以产生第二比较信号C2,所述第一基准电压 Vrefl大于所述第二基准电压Vref2。具体地，所述延时信号Fdl作为所述比较电路14的 使能信号，在所述延时信号Fdl为所述第一电平时，即在所述充放电电路13对它的输出端 进行充电或放电时，所述比较电路14停止工作；在所述延时信号Fdl为所述第二电平时，所 述比较电路14将所述充放电电路13的输出电压Vout与两个基准电压进行比较。
[0054] 所述第一基准电压Vrefl和所述第二基准电压Vref2的电压值可以通过仿真获 得。具体地，所述第一基准电压Vrefl对应第一参考时钟，所述第一参考时钟的频率为第一 基准频率；所述第二基准电压Vref2对应第二参考时钟，所述第二参考时钟的频率为第二 基准频率，所述第一基准频率和所述第二基准频率之间的频率范围即为预定频率范围。
[0055] 若所述充放电电路13在所述延时信号Fdl为所述第一电平时对它的输出端进行 充电，所述第一基准频率小于所述第二基准频率。以所述第一参考时钟的一个周期对所述 充放电电路13的输出端进行仿真充电，充电结束后所述充放电电路13的输出端的电压值 即为所述第一基准电压Vrefl的电压值；以所述第二参考时钟的一个周期对所述充放电电 路13的输出端进行仿真充电，充电结束后所述充放电电路13的输出端的电压值即为所述 第二基准电压Vref2的电压值。
[0056] 若所述充放电电路13在所述延时信号Fdl为所述第一电平时对它的输出端进行 放电，所述第一基准频率大于所述第二基准频率。以所述第一参考时钟的一个周期对所述 充放电电路13的输出端进行仿真放电，放电结束后所述充放电电路13的输出端的电压值 即为所述第一基准电压Vrefl的电压值；以所述第二参考时钟的一个周期对所述充放电电 路13的输出端进行仿真放电，放电结束后所述充放电电路13的输出端的电压值即为所述 第二基准电压Vref2的电压值。
[0057] 所述第一基准电压Vrefl的电压值和所述第二基准电压Vref2的电压值确定后， 可以由所述频率检测装置的外部电压源提供所述第一基准电压Vrefl和所述第二基准电 压Vref2,也可以由所述频率检测装置的内部电路产生。若由所述频率检测装置的内部电路 产生，所述频率检测装置还可以包括基准电压产生电路，所述基准电压产生电路适于提供 所述第一基准电压Vrefl和所述第二基准电压Vref2。
[0058] 根据所述充放电电路13的输出电压Vout与两个基准电压的关系，可以确定所述 待检测的周期信号Fin的频率与两个基准频率的关系。以所述充放电电路13在所述延时 信号Fdl为所述第一电平时对它的输出端进行充电为例：若所述充放电电路13的输出电压 Vout大于所述第一基准电压Vrefl，则所述待检测的周期信号Fin的频率<所述第一基准 频率<所述第二基准频率；若所述充放电电路13的输出电压Vout小于所述第一基准电压 Vref 1、所述充放电电路13的输出电压Vout大于所述第二基准电压Vref 2，则所述第一基准 频率<所述待检测的周期信号Fin的频率<所述第二基准频率；若所述充放电电路13的输 出电压Vout小于所述第二基准电压Vref2,则所述第一基准频率<所述第二基准频率<所 述待检测的周期信号Fin的频率。
[0059] 所述RS锁存器15适于对所述第一比较信号C1和所述第二比较信号C2进行锁存 处理。由于在所述延时信号Fdl每个周期开始前，所述充放电电路13对它的输出端进行复 位，导致所述比较电路14的输出状态不能保持。因此，需要所述RS锁存器15锁存所述第 一比较信号C1和所述第二比较信号C2的状态。
[0060] 本发明实施例提供的频率检测装置，利用所述待检测的周期信号Fin的一个周期 对所述充放电电路13的输出端进行充电或放电，所述待检测的周期信号Fin的频率被转换 为所述充放电电路13的输出电压Vout。通过将所述充放电电路13的输出电压Vout与两 个基准电压进行比较，根据比较结果即能获知所述待检测的周期信号Fin的频率与两个基 准频率的关系。由于进行充电或放电的时间为所述待检测的周期信号Fin的一个周期，进 行比较的时间也为所述待检测的周期信号Fin的一个周期，因此，在所述待检测的周期信 号Fin的三个周期内就能获得检测结果，节省了检测时间。
[0061] 进一步，本发明实施例提供的频率检测装置将比较频率转换为比较电压，所述第 一基准电压Vrefl的电压值和所述第二基准电压Vref2的电压值可以通过仿真确定，因而 在所述频率检测装置中不需要参考时钟，节约了所述频率检测装置的成本。并且，所述比较 电路14在所述待检测的周期信号Fin的两个相邻周期内，仅在一个周期处于工作状态，在 另一个周期停止工作，因而降低了所述频率检测装置的功耗。
[0062] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0063] 在本发明技术方案中，所述二分频电路11可以采用现有的二分频电路结构，所述 延时电路12可以采用现有的延时电路结构，本发明对此不作限定。所述充放电电路13可 以有多种实现方式，以所述第一电平为高电平、所述第二电平为低电平为例，图2是本发明 实施例提供的一种所述充放电电路13的结构示意图。所述充放电电路13包括第一非门电 路21、与门电路22、充电电流源23、PM0S晶体管P20、NM0S晶体管N20以及储能电容C20。
[0064] 所述第一非门电路21的输入端适于接收所述延时信号Fdl，所述第一非门电路21 的输出端连接所述与门电路22的第一输入端和所述PM0S晶体管P20的栅极。所述与门电 路22的第二输入端适于输入所述分频信号Fdi，所述与门电路22的输出端连接所述NMOS 晶体管N20的栅极。所述充电电流源23的第一端适于输入电源电压Vdd，所述充电电流源 23的第二端连接所述PM0S晶体管P20的源极。所述PM0S晶体管P20的漏极连接所述NM0S 晶体管N20的漏极和所述储能电容C20的第一端并作为所述充放电电路13的输出端，即产 生所述输出电压Vout。所述NM0S晶体管N20的源极和所述储能电容C20的第二端适于输 入参考电位。在本实施例中，所述参考电位为地电位，即所述NM0S晶体管N20的源极和所 述储能电容C20的第二端接地。
[0065] 图3是图2所示的充放电电路13的工作时序图，以下结合图2和图3对本发明实 施例的充放电电路13的工作原理进行说明。所述第一非门电路21对所述延时信号Fdl进 行反相处理，产生所述延时信号Fdl的反相信号FdlB，所述延时信号Fdl的反相信号FdlB 作为所述PM0S晶体管的控制信号。所述与门电路22对所述延时信号Fdl的反相信号FdlB 和所述分频信号Fdi进行与处理，产生复位信号Irst，所述复位信号Irst作为所述NM0S晶 体管N20的控制信号。
[0066] 在所述延时信号Fdl为所述第一电平时，即在所述延时信号Fdl为高电平时，所述 延时信号Fdl的反相信号FdlB为低电平，所述复位信号Irst为低电平。所述延时信号Fdl 的反相信号FdlB控制所述PM0S晶体管P20导通，所述复位信号Irst控制所述NM0S晶体 管N20截止，所述充电电流源23通过所述PM0S晶体管P20对所述储能电容C20进行充电， 即对所述充放电电路13的输出端进行充电，使所述输出电压Vout不断升高最终达到稳定。
[0067] 在所述延时信号Fdl为所述第二电平时，即在所述延时信号Fdl为低电平时，所述 延时信号Fdl的反相信号FdlB为高电平，控制所述PM0S晶体管P20截止。所述延时信号 Fdl控制所述比较电路14工作，所述比较电路14将所述输出电压Vout与两个基准电压进 行比较以产生所述第一比较信号C1和所述第二比较信号C2。
[0068] 在所述延时信号Fdl为所述第二电平且所述分频信号Fdi为所述第一电平时，即 在所述延时信号Fdl为低电平且所述分频信号Fdi为高电平时，所述延时信号Fdl的反相 信号FdlB为高电平，所述复位信号Irst为高电平。所述延时信号Fdl的反相信号FdlB控 制所述PM0S晶体管P20截止，所述复位信号Irst控制所述NM0S晶体管N20导通，对所述 储能电容C20进行复位，即对所述充放电电路13的输出端进行复位，所述输出电压Vout降 低至初始电压。
[0069] 图2所示的充放电电路13是对它的输出端进行充电。仍以所述第一电平为高电 平、所述第二电平为低电平为例，图4是本发明实施例提供的另一种所述充放电电路13的 结构示意图，所述充放电电路13是对它的输出端进行放电。参考图4,所述充放电电路13 包括第一非门电路41、与非门电路42、放电电流源43、PM0S晶体管P40、NM0S晶体管N40以 及储能电容C40。
[0070] 所述第一非门电路41的输入端连接所述NM0S晶体管N20的栅极并适于接收所述 延时信号Fdl,所述第一非门电路41的输出端连接所述与非门电路42的第一输入端。所述 与非门电路42的第二输入端适于接收所述分频信号Fdi，所述与非门电路42的输出端连接 所述PM0S晶体管P20的栅极。所述PM0S晶体管P20的源极适于输入电源电压Vdd，所述 PM0S晶体管P20的漏极连接所述NM0S晶体管N20的漏极和所述储能电容C20的第一端并 作为所述充放电电路13的输出端，即产生所述输出电压Vout。所述NM0S晶体管N20的源 极连接所述放电电流源43的第一端，所述放电电流源23的第二端和所述储能电容C20的 第二端适于输入参考电位。在本实施例中，所述参考电位为地电位，即所述放电电流源23 的第二端和所述储能电容C20的第二端接地。
[0071] 图5是图4所示的充放电电路13的工作时序图，以下结合图4和图5对本发明实 施例的充放电电路13的工作原理进行说明。所述第一非门电路41对所述延时信号Fdl进 行反相处理，产生所述延时信号Fdl的反相信号FdlB。所述与非门电路42对所述延时信号 Fdl的反相信号FdlB和所述分频信号Fdi进行与非处理，产生复位信号Irst，所述复位信 号Irst作为所述NM0S晶体管N40的控制信号。
[0072] 在所述延时信号Fdl为所述第一电平时，即在所述延时信号Fdl为高电平时，所述 延时信号Fdl的反相信号FdlB为低电平，所述复位信号Irst为高电平。所述延时信号Fdl 控制所述NM0S晶体管N40导通，所述复位信号Irst控制所述PM0S晶体管P40截止，所述 放电电流源43通过所述NM0S晶体管N40对所述储能电容C40进行放电，即对所述充放电 电路13的输出端进行放电，使所述输出电压Vout不断降低最终达到稳定。
[0073] 在所述延时信号Fdl为所述第二电平时，即在所述延时信号Fdl为低电平时，所述 延时信号Fdl控制所述NM0S晶体管N40截止。所述延时信号Fdl控制所述比较电路14工 作，所述比较电路14将所述输出电压Vout与两个基准电压进行比较以产生所述第一比较 信号C1和所述第二比较信号C2。
[0074] 在所述延时信号Fdl为所述第二电平且所述分频信号Fdi为所述第一电平时即在 所述延时信号Fdl为低电平且所述分频信号Fdi为高电平时所述延时信号Fdl的反相信号 FdlB为高电平，所述复位信号Irst为低电平。所述延时信号Fdl控制所述NM0S晶体管N40 截止，所述复位信号Irst控制所述PM0S晶体管P40导通，对所述储能电容C40进行复位， 即对所述充放电电路13的输出端进行复位，所述输出电压Vout升高至初始电压。
[0075] 本发明实施例提供一种所述比较电路14的电路结构，如图6所示，所述比较电路 14包括第一电压比较器61和第二电压比较器62。具体地，所述第一电压比较器61的同相 输入端适于输入所述第一基准电压Vrefl，所述第一电压比较器61的反相输入端连接所述 充放电电路13的输出端和所述第二电压比较器62的同相输入端，所述第一电压比较器61 的使能端EN1连接所述第二电压比较器62的使能端EN2并适于接收所述延时信号Fdl，所 述第一电压比较器61的输出端适于输出所述第一比较信号C1 ;所述第二电压比较器62的 反相输入端适于输入所述第二基准电压Vref2,所述第二电压比较器62的输出端适于输出 所述第二比较信号C2。
[0076] 所述延时信号Fdl作为所述第一电压比较器61和所述第二电压比较器62的使能 信号，其电平状态控制所述第一电压比较器61和所述第二电压比较器62是否工作。在所 述延时信号Fdl为所述第一电平时，所述第一电压比较器61和所述第二电压比较器62不 工作；在所述延时信号Fdl为所述第二电平时，所述第一电压比较器61和所述第二电压比 较器62将所述充放电电路13的输出电压Vout与基准电压进行比较。
[0077] 具体地，若所述第二基准电压Vref2 <所述第一基准电压Vrefl <所述充放电电 路13的输出电压Vout，则所述第一比较信号C1为低电平、所述第二比较信号C2为高电平； 若所述第二基准电压Vref2 <所述充放电电路13的输出电压Vout <所述第一基准电压 Vrefl，则所述第一比较信号C1为高电平、所述第二比较信号C2为高电平；若所述充放电电 路13的输出电压Vout <所述第二基准电压Vref2 <所述第一基准电压Vrefl，则所述第一 比较信号C1为高电平、所述第二比较信号C2为低电平。
[0078] 本发明实施例提供一种所述RS锁存器15的电路结构，如图7所示，所述RS锁存 器15包括第一或非门电路71、第二或非门电路72、第二非门电路73以及第三非门电路74。 具体地，所述第一或非门电路71的第一输入端适于接收所述第一比较信号C1，所述第一或 非门电路71的第二输入端连接所述第二或非门电路72的输出端和所述第三非门电路74 的输入端，所述第一或非门电路71的输出端连接所述第二或非门电路72的第一输入端和 所述第二非门电路73的输入端。所述第二或非门电路71的第二输入端适于接收所述第二 比较信号C2。所述第二非门电路73的输出端作为所述RS锁存器15的第一输出端，适于产 生第一锁存信号S1 ;所述第三非门电路74的输出端作为所述RS锁存器15的第二输出端， 适于产生第一锁存信号S2。本领域技术人员知晓所述RS锁存器15的工作原理，在此不再 赘述。
[0079] 图8是本发明实施例提供的另一种频率检测装置的结构示意图，所述频率检测装 置包括二分频电路81、延时电路82、充放电电路83、比较电路84、RS锁存器85以及缓冲器 86，所述比较电路84通过所述缓冲器86接收所述充放电电路83的输出电压Vout。所述二 分频电路81、所述延时电路82、所述充放电电路83、所述比较电路84以及所述RS锁存器85 的具体结构和原理与图1中对应的结构类似，所述缓冲器86的输入端连接所述充放电电路 73的输出端，所述缓冲器86的输出端连接所述比较电路84。经过所述缓冲器86的隔离， 防止所述比较电路84中的电压对所述充放电电路83的输出端造成干扰，从而提供了所述 频率检测装置的检测精度。
[0080] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所 限定的范围为准。
【权利要求】
1. 一种频率检测装置，其特征在于，包括： 二分频电路，适于对待检测的周期信号进行二分频处理以产生分频信号； 延时电路，适于对所述分频信号进行延时处理以产生延时信号； 充放电电路，适于在所述延时信号为第一电平时对所述充放电电路的输出端进行充电 或放电，在所述延时信号为第二电平且所述分频信号为所述第一电平时对所述充放电电路 的输出端进行复位； 比较电路，适于在所述延时信号为所述第二电平时比较第一基准电压和所述充放电电 路的输出电压以产生第一比较信号、比较第二基准电压和所述充放电电路的输出电压以产 生第二比较信号，所述第一基准电压大于所述第二基准电压； RS锁存器，适于对所述第一比较信号和所述第二比较信号进行锁存处理。
2. 如权利要求1所述的频率检测装置，其特征在于，所述第一电平为高电平，所述第二 电平为低电平。
3. 如权利要求2所述的频率检测装置，其特征在于，所述充放电电路包括第一非门电 路、与门电路、充电电流源、PMOS晶体管、NMOS晶体管以及储能电容； 所述第一非门电路的输入端适于接收所述延时信号，所述第一非门电路的输出端连接 所述与门电路的第一输入端和所述PMOS晶体管的栅极； 所述与门电路的第二输入端适于输入所述分频信号，所述与门电路的输出端连接所述 NMOS晶体管的栅极； 所述充电电流源的第一端适于输入电源电压，所述充电电流源的第二端连接所述PMOS 晶体管的源极； 所述PMOS晶体管的漏极连接所述NMOS晶体管的漏极和所述储能电容的第一端并作为 所述充放电电路的输出端； 所述NMOS晶体管的源极和所述储能电容的第二端适于输入参考电位。
4. 如权利要求2所述的频率检测装置，其特征在于，所述充放电电路包括第一非门电 路、与非门电路、放电电流源、PMOS晶体管、NMOS晶体管以及储能电容； 所述第一非门电路的输入端连接所述NMOS晶体管的栅极并适于接收所述延时信号， 所述第一非门电路的输出端连接所述与非门电路的第一输入端； 所述与非门电路的第二输入端适于接收所述分频信号，所述与非门电路的输出端连接 所述PMOS晶体管的栅极； 所述PMOS晶体管的源极适于输入电源电压，所述PMOS晶体管的漏极连接所述NMOS晶 体管的漏极和所述储能电容的第一端并作为所述充放电电路的输出端； 所述NMOS晶体管的源极连接所述放电电流源的第一端； 所述放电电流源的第二端和所述储能电容的第二端适于输入参考电位。
5. 如权利要求要求3或4所述的频率检测装置，其特征在于，所述参考电位为地电位。
6. 如权利要求1所述的频率检测装置，其特征在于，所述比较电路包括第一电压比较 器和第二电压比较器； 所述第一电压比较器的同相输入端适于输入所述第一基准电压，所述第一电压比较器 的反相输入端连接所述充放电电路的输出端和所述第二电压比较器的同相输入端，所述第 一电压比较器的使能端连接所述第二电压比较器的使能端并适于接收所述延时信号，所述 第一电压比较器的输出端适于输出所述第一比较信号； 所述第二电压比较器的反相输入端适于输入所述第二基准电压，所述第二电压比较器 的输出端适于输出所述第二比较信号。
7. 如权利要求1所述的频率检测装置，其特征在于，所述RS锁存器包括第一或非门电 路、第二或非门电路、第二非门电路以及第三非门电路； 所述第一或非门电路的第一输入端适于接收所述第一比较信号，所述第一或非门电路 的第二输入端连接所述第二或非门电路的输出端和所述第三非门电路的输入端，所述第一 或非门电路的输出端连接所述第二或非门电路的第一输入端和所述第二非门电路的输入 端； 所述第二或非门电路的第二输入端适于接收所述第二比较信号； 所述第二非门电路的输出端作为所述RS锁存器的第一输出端，所述第三非门电路的 输出端作为所述RS锁存器的第二输出端。
8. 如权利要求1至7任一项所述的频率检测装置，其特征在于，还包括适于产生所述第 一基准电压和所述第二基准电压的基准电压产生电路。
9. 如权利要求8所述的频率检测装置，其特征在于，还包括缓冲器，所述比较电路通过 所述缓冲器接收所述充放电电路的输出电压； 所述缓冲器的输入端连接所述充放电电路的输出端，所述缓冲器的输出端连接所述比 较电路。
【文档编号】G01R23/15GK104122441SQ201410353764
【公开日】2014年10月29日 申请日期:2014年7月23日 优先权日:2014年7月23日
【发明者】陈丹凤, 曹云 申请人:上海华虹宏力半导体制造有限公司