用于流量标准装置的双计时脉冲插值计数器及其实现方法
【专利摘要】本发明涉及一种用于流量标准装置的双计时脉冲插值计数器及其实现方法，利用FPGA强大资源设计计时器T1模块、计时器T2模块、计数器N模块、双计时脉冲插值运算模块，计时器T2模块产生门控信号内的时间间隔，计数器N模块一个门控时间间隔内流量计完整脉冲数，计时器T1产生门控时间间隔内完整流量计脉冲的时间间隔，两个计时器和一个计数器采集的数据送双计时脉冲插值运算模块，双计时脉冲插值运算模块进行门控时间间隔内的流量计发出的实际脉冲数计算。本发明应用于传统体积管、小体积管流量标准装置，也可以应用于钟罩、静态法、标准表法等其它常规流量标准装置中；可以大大缩短流量计标定时间和减小标准装置的体积，提高流量计标定精度。
【专利说明】用于流量标准装置的双计时脉冲插值计数器及其实现方法
【技术领域】
[0001] 本发明涉及一种高精度计数器，特别涉及一种用于流量标准装置的双计时脉冲插 值计数器及其实现方法。
【背景技术】
[0002] 双计时脉冲插值技术主要应用于脉冲输出型流量计的标定过程中。当流量标准装 置标定脉冲输出型流量计(如涡轮流量计、涡街流量计等）时，为了使流量计脉冲计数具有 较高的精确度，就要求在标定时间间隔内采集到足够的脉冲数。例如，为了使计数精确度达 到0. 01%，采集的总脉冲数必须达到10000个以上。然而，通常流量计单位体积流量所产生 的脉冲数是有限的，并且传统计数器只能计算完整的脉冲信号所代表的流体流量，残缺脉 冲所代表的流体流量是无法测得的，因此造成了计量误差。为了消除这个误差，流量标准装 置的体积不得不做得很庞大，标定时间间隔也不得不相对较长。基于脉冲插值技术计数器 的出现，有效地解决了这个问题。在双计时法、四倍计时法以及锁相环脉冲插值技术中，双 计时法是比较容易实现的，而且可靠性高。当被测流量稳定性较好，流量计产生的脉冲信号 波形规则、均匀，双计时法可以实现在门控时间间隔内，累积脉冲少于10000个时，仍能保 证0. 01%精确度的计数功能，从而可以得到更高精度的流量信息。
【发明内容】
[0003] 本发明是针对现有的流量标定装置中，标定过程时间长、标定设备体积庞大以及 在较短标定时间间隔内，计数精度较低的问题，提出了一种用于流量标准装置的双计时脉 冲插值计数器及其实现方法，该计数器不仅能保证流量计标定精度，而且可以大大缩短标 定时间，缩小流量标准装置的体积。
[0004] 本发明的技术方案为：一种用于流量标准装置的双计时脉冲插值计数器，包括门 控信号处理电路、脉冲信号处理电路和算法处理模块，算法处理模块包括门控信号控制模 块、计时器T1模块、计时器T2模块、计数器N模块、双计时脉冲插值运算模块，门控信号处 理电路将处理后的门控信号送门控信号控制模块，脉冲信号处理电路将处理后的被标定流 量计脉冲信号送门控信号控制模块，门控信号控制模块触发两个计时器模块和计数器模块 工作，计时器T2模块输出门控信号内的时间间隔，计数器N模块采集一个门控时间间隔内 流量计完整脉冲数，计时器T1模块输出门控时间间隔内完整流量计脉冲的时间间隔，两个 计时器模块和计数器模块输出数据送双计时脉冲插值运算模块，双计时脉冲插值运算模块 进行门控时间间隔内的流量计发出的实际脉冲数计算。
[0005] 所述算法处理模块采样EP2C5T144C8型号FPGA，所述双计时脉冲插值运算模块包 含两个64位整数乘法器、一个64位整数除法器、一个双计时插值算法处理模块和一个动态 数据输出控制模块。
[0006] 所述用于流量标准装置的双计时脉冲插值计数器，还包括显示单元和RS-485输 出接口，门控信号处理电路对光电开关产生的门控信号进行滤波、整型、放大处理，然后输 出到脉冲信号处理电路的I/O管脚产生r2信号；脉冲信号处理电路对被标定流量计输出的 脉冲信号进行光电隔离和信号电平转换，转换后信号输出到FPGA的另一个I/O管脚产生八 信号，FPGA完成脉冲插值功能和数据处理，通过显示单元显示，同时通过RS-485和上位机 通信。
[0007] 所述用于流量标准装置的双计时脉冲插值计数器实现方法，门控信号控制模块判 断门控信号有效时，开启计数器N模块、计时器T1模块和计时器T2模块，在门控信号无效 时则关闭相应计数器模块和计时器模块，并且向双计时脉冲插值运算模块发送计数完毕信 号；双计时脉冲插值运算模块采用下式进行一个门控时间间隔内的流量计发出的实际脉冲 数i\T的计算：
【权利要求】
1. 一种用于流量标准装置的双计时脉冲插值计数器，其特征在于，包括门控信号处理 电路、脉冲信号处理电路和算法处理模块，算法处理模块包括门控信号控制模块、计时器T1 模块、计时器T2模块、计数器N模块、双计时脉冲插值运算模块，门控信号处理电路将处理 后的门控信号送门控信号控制模块，脉冲信号处理电路将处理后的被标定流量计脉冲信号 送门控信号控制模块，门控信号控制模块触发两个计时器模块和计数器模块工作，计时器 T2模块输出门控信号内的时间间隔，计数器N模块采集一个门控时间间隔内流量计完整脉 冲数，计时器T1模块输出门控时间间隔内完整流量计脉冲的时间间隔，两个计时器模块和 计数器模块输出数据送双计时脉冲插值运算模块，双计时脉冲插值运算模块进行门控时间 间隔内的流量计发出的实际脉冲数计算。
2. 根据权利要求1所述用于流量标准装置的双计时脉冲插值计数器，其特征在于，所 述算法处理模块采样EP2C5T144C8型号FPGA，所述双计时脉冲插值运算模块包含两个64位 整数乘法器、一个64位整数除法器、一个双计时插值算法处理模块和一个动态数据输出控 制丰吴块。
3. 根据权利要求2所述用于流量标准装置的双计时脉冲插值计数器，其特征在于，还 包括显示单元和RS-485输出接口，门控信号处理电路对光电开关产生的门控信号进行滤 波、整型、放大处理，然后输出到脉冲信号处理电路的I/O管脚产生r 2信号；脉冲信号处理 电路对被标定流量计输出的脉冲信号进行光电隔离和信号电平转换，转换后信号输出到 FPGA的另一个I/O管脚产生7；信号，FPGA完成脉冲插值功能和数据处理，通过显示单元显 示，同时通过RS-485和上位机通信。
4. 权利要求1至3所述用于流量标准装置的双计时脉冲插值计数器实现方法，其特征 在于，门控信号控制模块判断门控信号有效时，开启计数器N模块、计时器T1模块和计时器 T2模块，在门控信号无效时则关闭相应计数器模块和计时器模块，并且向双计时脉冲插值 运算模块发送计数完毕信号；双计时脉冲插值运算模块采用下式进行一个门控时间间隔内 的流量计发出的实际脉冲数的计算：
其中7；为计时器T2模块输出的一个门控时间间隔内#个完整脉冲的时间间隔；Γ2为 一个门控时间间隔；完成双计时脉冲插值运算，运算结果iVM呆留3位小数；将得到的计数 值和计时时间转换后再传输给显示单元驱动模块；RS-485通信模块完成串口自定义的通 信协议，实现与上位计算机的通信，当一次计数完毕后，计数器自动向上位机发送累积脉冲 个数和门控时间间隔信息。
5. 根据权利要求4所述用于流量标准装置的双计时脉冲插值计数器实现方法，其特征 在于，所述计数器Λ在一个门控时间间隔内最少采集的流量计脉冲数应满足：
为被标定流量计频率，/；为算法处理模块的基准时钟频率。
【文档编号】G01F25/00GK104215307SQ201410540434
【公开日】2014年12月17日 申请日期:2014年10月14日 优先权日:2014年10月14日
【发明者】韩伟, 沈昱明 申请人:上海理工大学