一种基于fpga的声呐显示与控制装置制造方法
【专利摘要】本发明公开了一种基于FPGA的声呐显示与控制装置。HotLink接口接收到声纳数据，通过HotLink逻辑控制器和数据存取逻辑控制模块，将声纳数据存储于SDRAM中；SOPC模块中包含UCGUI嵌入式图形界面，通过VGA逻辑控制器将UCGUI嵌入式图形界面和SOPC模块产生的数据传送给显示器进行显示，PS/2逻辑控制模块将鼠标的操作信息传送给SOPC模块，UCGUI嵌入式图形界面产生控制信息和设置信息，SOPC模块根据控制信息控制数据存取逻辑控制模块读取SDRAM中的数据，进行数据处理操作；SOPC模块将设置信息传送给HotLink接口，对声纳进行设置。本发明具有实时性强、操作方便的优点。
【专利说明】一种基于FPGA的声呐显示与控制装置
【技术领域】
[0001]本发明属于一种显示与控制装置，尤其涉及应用于声纳的一种基于FPGA的声呐显示与控制装置。
【背景技术】
[0002]近年来，人类对资源的需求与日俱增，广袤的海洋中蕴藏着大量的宝贵财富，世界各国纷纷把目光投向了海洋资源的开发和利用，因此对海洋的开发与勘探有着十分重要的意义。
[0003]水下探测装备是多种现代技术及系统集成的产物，发展水下探测装备，为海洋支柱产业和新兴产业提供成套技术保障，对我国海洋经济、海洋产业、海洋开发具有特殊的重要意义。
[0004]水声探测是实现水下目标遥测的主要手段，目前使用最多的探测设备有两类:第一类是水下电视，使用很普遍，由水下摄像机、传输电缆、控制器和监视器组成。由于海水吸收可见光的能力很强，一般探测距离超过数米以上时就需要使用人工照明；第二类是各种声呐设备，海洋对于电磁波的传导性很差，无论是波长很长的无线电波还是波长很短的紫外线，即使是达到千米量级的无线电波也只能穿透海洋的表面，水声是被证明唯一可以在水下远程传播的信息载体。它不仅可以被用作通信用途，还可以被用作水下目标探测和定位，探测距离可达数十公里的范围。
[0005]国外一些海洋大国在水下探测方面取得了明显的成果，且一部分已生产出相应的产品。针对水下大目标的探测，比较典型的如英国Tritech Internat1nal公司生产的DST系列声呐等；对水下小目标探测则多数集中在成像声呐设备上，比较典型的是挪威Kongsberg 公司的 EM3002、GeoSwath Plus、美国 Reson 公司的 Seabat 7125 等。我国在水下探测设备方面的研宄相比于国际领先技术还有一定的差距，特别是现有的探测设备很难实现脱离主控计算机显示探测结果。
【发明内容】
[0006]本发明的目的是提供一种实时性强、操作方便的一种基于FPGA的声呐显示与控制装置。
[0007]本发明是通过以下技术方案实现的:
[0008]一种基于FPGA的声呐显示与控制装置，包括HotLink接口、SDRAM、显示器、鼠标、和FPGA信号总控平台，FPGA信号总控平台包括HotLink逻辑控制器、数据存取逻辑控制模块、SOPC模块、VGA逻辑控制器和PS/2逻辑控制模块，
[0009]HotLink接口接收到声纳数据，通过HotLink逻辑控制器和数据存取逻辑控制模块，将声纳数据存储于SDRAM中；
[0010]SOPC模块中包含UCGUI嵌入式图形界面，通过VGA逻辑控制器将UCGUI嵌入式图形界面和SOPC模块产生的数据传送给显示器进行显示，PS/2逻辑控制模块将鼠标的操作信息传送给SOPC模块，UCGUI嵌入式图形界面产生控制信息和设置信息，SOPC模块根据控制信息控制数据存取逻辑控制模块读取SDRAM中的数据，进行数据处理操作，将结果传送给显示器，并且SOPC模块将设置信息传送给HotLink接口，对声纳进行设置。
[0011]本发明一种基于FPGA的声呐显示与控制装置还可以包括:
[0012]1、UCGUI嵌入式图形界面包括接收信号显示界面、深度信息显示界面和地形3维显示界面。
[0013]2、控制信息包括:启动、复位、停止指令，对数据的读取和处理结果上传指令，对UCGUI嵌入式图形界面的三个显示界面切换指令；设置信息为信号形式、脉冲宽度、信号频率、脉冲周期、发射功率或扫描范围的设置指令。
[0014]本发明的有益效果为:
[0015]将数据采集、信号处理、系统控制和结果显示功能集成在单一的FPGA芯片内，相比于常见的声呐显示与控制装置所采用的DSP、ARM等处理器组合使用方案，可靠性强、功耗低、结构紧凑，符合声呐装置便携化的发展趋势。可以广泛应用于海洋工程、水上安全航行、海洋资源调查、水下定位与导航、捕鱼、避障、打捞救援等多种场合。
【专利附图】
【附图说明】
[0016]图1是本发明测深声呐显示与控制系统装置的结构原理图；
[0017]图2是本发明测深声呐显示与控制系统数据流程图；
[0018]图3是本发明测深声呐显示与控制系统部分硬件电路图。
【具体实施方式】
[0019]下面将结合附图对本发明做进一步详细说明。
[0020]本发明硬件主要包括HotLink接口 1、SDRAM 2、显示器4、PS/2鼠标5、FPGA3。FPGA内部逻辑主要包括HotLink逻辑控制器6、数据存取逻辑控制模块7、SOPC模块10、VGA逻辑控制器8、PS/2逻辑控制模块9。数据通过HotLink接口 I接收数据，将接收到的数据经过数据存储逻辑控制模块6存储于SDRAM 2。SOPC 10依据系统工作状态通过数据存取逻辑控制模块6定时读取SDRAM 2中的数据和PS/2鼠标5的输出数据，然后SOPC对数据进行综合处理，将处理结果输出到显示器上，即将水下地形的示意图输出到显示器上。其中:
[0021]1.开发平台选用的是Altera公司生产的Cyclone II系列EP2C70F896C8N芯片。
[0022]2.显示器4使用的是ACER公司的AL1706A显示器。
[0023]3.鼠标驱动选用的是PS/2接口的双飞燕0P-220光学鼠标。
[0024]4.在FPGA中嵌入SOPC系统，并在该系统的基础上利用μ C/⑶I进行人机交互界面的设计。
[0025]5.在N1s嵌入式软核中对外设接口进行驱动，最终使连接到电路板上的IXD显示器和PS/2鼠标正常工作。
[0026]结合图1:在FPGA 3中构建SOPC 10、数据存储逻辑控制模块7、Hotlink逻辑逻辑控制模块6、VGA逻辑控制器8、PS/2驱动控制模块9 ;其中SOPC 10中嵌入N1s软核，在该软核中嵌入图形用户界面，通过VGA逻辑控制器8将系统工作界面和探测结果输出到显示器4上，并且在软核中驱动PS/2接口，通过PS/2鼠标5的操作选择相应的工作参数，实现对整个系统的显示和控制。数据存储逻辑控制器模块7主要完成两个功能:1.将Hotlink逻辑控制器6收到的数据传输给数据存储逻辑控制器，该控制器将接收的数据储存于SDRAM中。2.当SOPC需要数据时，该控制器将数据读出，并传输给S0PC，以便于SOPC对数据进行处理。SDRAM存储器2为硬件平台提供足够的存储空间。该存储采用双稳态方式，具有读写速度快的优势；Hotlink接口 I主要用于接收原始数据或将命令传出。
[0027]结合图2:对本发明的原理进行详细阐述:接收机输出的数据在Hotlink逻辑控制模块6控制下，通过Hotlink接口 I将数据传输至内部缓存，并利用数据存取模块14，将内部缓存中的数据传输至SDRAM模块2。数据临时存储于SDRAM中。当读取数据时，在数据存储逻辑控制模块7控制下通过读取数据模块2将数据传输至SOPC 10的内部缓存20。在系统控制下依据系统设置进行如下操作:
[0028]1.当显示器显示的画面是3D显示模式下时，首先将数据进行波束形成22并将计算结果存储在数据结果缓存23。其次读取设置信息24，并将读取到的设置信息值反馈给Hotlink逻辑控制模块6。最后将数据输出到显示器4。
[0029]2.当显示器显示的画面是接收机模式时，首先进行数据坐标变换21，通过坐标变换可以使数据与画面显示的坐标值进行对应。其次读取设置信息24，并将读取到的设置信息值反馈给Hotlink逻辑控制模块6。最后将数据输出到显示器4。
[0030]3.当显示器显示的画面是深度信息模式下时，首先将数据进行波束形成22，其次读取设置信息24，并将读取到的设置信息值反馈给Hotlink逻辑控制模块6。最后将数据输出到显示器4。
[0031]在SOPC内部通过鼠标选择嵌入式图形界面上相应的控制按钮，将控制信号直接传输到FPGA芯片中，对逻辑控制器进行控制，使其执行相应的操作。可实现的控制功能包括:对整个系统的启动、复位、停止操作；对发射信号的信号形式、脉冲宽度、信号频率、脉冲周期、发射功率、扫描范围等参数进行设定；对数据的读取和处理结果的上传进行控制；对不同的图形化操作显示界面进行切换控制。
[0032]本发明的工作原理是:
[0033]在显示器4上显示的嵌入式图形用户界面中，用PS/2鼠标5点击相应的控件，对显示画面进行设计并对相应参数进行设置，设置完成后点击启动按钮，将该信号指令通过逻辑控制装置I传送到发射机部分。同时接收机接收到相应回波信号后，会以数字信号的形式通过HotLink接口 I传输给至FPGA内部，FPGA内部数据存储逻辑控制模块7，将数据储存与SDRAM 2中。当P/2鼠标5点击控件时，该控件会调用后台程序，后台程序会通过对数据存取逻辑控制模块7对SDRAM 2中的数据不定时的读取，并对数据进行相应的处理。在信号处理部分，主要是对各阵元接收信号进行波束形成处理，形成空间指向性信息，用来确定目标方位，将处理后结果先存入动态随机存储器2中，再通过嵌入式操作系统的调度和软核23中对数据从数值到像素的转换，将其按预定的方式显示到显示器4上，本发明测深声呐显示与控制系统部分硬件电路图如图3所示。
【权利要求】
1.一种基于FPGA的声呐显示与控制装置，其特征在于:包括HotLink接口、SDRAM、显示器、鼠标、和FPGA信号总控平台，FPGA信号总控平台包括HotLink逻辑控制器、数据存取逻辑控制模块、SOPC模块、VGA逻辑控制器和PS/2逻辑控制模块， HotLink接口接收到声纳数据，通过HotLink逻辑控制器和数据存取逻辑控制模块，将声纳数据存储于SDRAM中； SOPC模块中包含UCGUI嵌入式图形界面，通过VGA逻辑控制器将UCGUI嵌入式图形界面和SOPC模块产生的数据传送给显示器进行显示，PS/2逻辑控制模块将鼠标的操作信息传送给SOPC模块，UCGUI嵌入式图形界面产生控制信息和设置信息，SOPC模块根据控制信息控制数据存取逻辑控制模块读取SDRAM中的数据，进行数据处理操作，将结果传送给显示器，并且SOPC模块将设置信息传送给HotLink接口，对声纳进行设置。
2.根据权利要求1所述的一种基于FPGA的声呐显示与控制装置，其特征在于:所述的UCGUI嵌入式图形界面包括接收信号显示界面、深度信息显示界面和地形3维显示界面。
3.根据权利要求1或2所述的一种基于FPGA的声呐显示与控制装置，其特征在于:所述的控制信息包括:启动、复位、停止指令，对数据的读取和处理结果上传指令，对UCGUI嵌入式图形界面的三个显示界面切换指令；设置信息为信号形式、脉冲宽度、信号频率、脉冲周期、发射功率或扫描范围的设置指令。
【文档编号】G01S7/56GK104483666SQ201410765051
【公开日】2015年4月1日 申请日期:2014年12月11日 优先权日:2014年12月11日
【发明者】周天, 李海森, 张悦, 魏玉阔, 陈宝伟, 杜伟东, 彭东东 申请人:哈尔滨工程大学