一种基于arm和fpga的一体化地震烈度计的制作方法
【专利摘要】本实用新型涉及一种基于ARM和FPGA的一体化地震烈度计，包括：处理器模块、数据采集模块、GPS模块、存储模块、IPv4/IPv6网络模块和电源管理模块；处理器模块、数据采集模块、GPS模块、存储模块、IPv4/IPv6网络模块和电源管理模块；处理器模块通过ARMA总线与数据采集模块双向连接，通过TTL-232与GPS模块双向连接，通过ARMA总线与存储模块双向连接，通过TCP/IP与IPv4/IPv6网络模块双向连接，通过TTL-232与电源管理模块双向连接。本实用新型解决强震观测系统集成度不高的问题。
【专利说明】—种基于ARM和FPGA的一体化地震烈度计
【技术领域】
[0001]本实用新型涉及一种基于ARM+FPGA的一体化地震烈度计，属于地震观测【技术领域】。
【背景技术】
[0002]强震观测是利用仪器来观测地震时地面运动的过程以及在其作用下工程结构的反应情况。主要服务于地震工程学和近场地震学，利用强震台网进行烈度速报，获取强震动信息，定量估计地震所造成的破坏，为地震应急救援提供科学依据。随着新的数字信号处理技术应用于强震观测领域，强震观测仪器的发展十分迅速，为了满足强震观测的要求，新型烈度计仪必须具备宽频带响应、大动态范围、低噪声、低功耗、可靠性高等特性；配合不同量程的加速度、速度传感器，采用不同的采样频率和仪器设定方式，同时满足地震观测与强震观测的要求。一般由拾震系统、记录系统、触发起动系统、时标系统和电源系统五部分构成。在硬件上均采用多个独立单元，集成度不高。鉴于此，本设计硬件上采用模块化设计，将MEMS加速度计、控制处理器系统、数据存储系统、有线IP网络实时数据传输系统、无线3G数据传输模块、GPS校时模块以及内置高容量后备锂电的供电系统等集成到一起，以适应多种场合的应用需要。
实用新型内容
[0003]本实用新型技术解决问题:克服现有技术的不足，提供一种采用模块化方式设计的一体化地震烈度计，解决强震观测系统集成度不高的问题。
[0004]本实用新型技术解决方案:一种基于ARM和FPGA的一体化地震烈度计，包括:处理器模块、数据采集模块、GPS模块、存储模块、IPv4/IPv6网络模块和电源管理模块；处理器模块、数据采集模块、GPS模块、存储模块、IPv4/IPv6网络模块和电源管理模块；所述处理器模块通过ARMA总线与数据采集模块双向连接，通过TTL-232与GPS模块双向连接，通过ARMA总线与存储模块双向连接，通过TCP/IP与IPv4/IPv6网络模块双向连接，通过TTL-232与电源管理模块双向连接。
[0005]所述处理器模块采用32位低功耗的ARMlO处理器PXA270，处理器工作频率520MHz,内存 128MB SDRAM，集成 64MB NOR Flash 和 256MB NAND Flash 存储介质。
[0006]所述数据采集模块由传感器、信号调理电路、24位Σ- Λ调制的Α/D转换器、FPGA和FIFO电路组成；所述数据采集模块由传感器、信号调理电路、24位Σ-Λ调制的Α/D转换器、FPGA和FIFO电路组成；传感器的输出与信号调理电路连接，信号调理电路连接输出接至、24位Σ- Λ调制的Α/D转换器；FPGA分别与24位Σ- Λ调制的Α/D转换器与FIFO双向连接。
[0007]所述存储模块为32GB大容量的CF数据存储卡，能够满足处理器模块对数据的采集、处理、传输及存储方面的要求。
[0008]所述电源管理模块包括CorteX-M3处理器、感震器、人机交互接口、强震仪电源控制电路、电池和串行接口组成；CorteX-M3处理器分别与感震器、人机交互接口、强震仪电源控制电路和串行接口连接；电池与强震仪电源控制电路连接。
[0009]本实用新型与现有技术相比的优点在于:
[0010](I)本实用新型采用模块化设计，具有远程监控和维护功能，可用于强地震监测、爆破等多场合的应用。
[0011](2)本实用新型的中数据采集模块采用FPGA为控制核心，24位Σ - ΛΑ/D转换器与过采样及数字滤波技术构成3通道信号采集通道。
[0012](3)本实用新型中存储模块采用大容量CF卡记录采集数据，可记录几千次地震。避免了磁带和固态存储记录次数有限的限制。
[0013](4)本实用新型中的IPv4/IPv6网络模块支持有线、无线多种网络传输介质，支持IPv4/IPv6双协议栈，为烈度观测数据的上传提供了可靠的信息通路。
【专利附图】
【附图说明】
[0014]图1为实用新型一体化地震烈度计组成框图；
[0015]图2为图1中数据采集模块硬件框图；
[0016]图3为图1中电源管理模块的硬件框图；
[0017]图4为本实用新型一体化地震烈度计总体工作流程。
【具体实施方式】
[0018]如图1所示，本实用新型一体化地震烈度计由处理器模块1、数据采集模块2、GPS模块3、存储模块4、IPv4/IPv6网络模块5和电源管理模块6构成。
[0019]处理器模块I核心采用32位低功耗的ARMlO处理器PXA270，处理器工作频率520MHz，内存 128MB SDRAM，集成 64MB NOR Flash 和 256MB NAND Flash 存储介质。其中，NOR Flash作用是存储嵌入式Linux操作系统启动引导程序、内核和根文件系统，NANDFlash作用是存储应用程序及观测数据。还可以通过Advanced Microcontroller BusArchitecture, (AMBA)总线扩展大容量的Compact Flash (CF)数据存储卡,满足对数据的采集、处理、传输及存储等方面的要求。软件以嵌入式Linux为操作系统，采取分层处理设计。对传感器的硬件驱动、数据采集、地震事件判断触发程序等放在底层驱动程序中，其中硬件驱动包括对1 口驱动、中断驱动、异步串行接口的驱动等。而嵌入式Linux应用程序层主要包括震动数据采集、存储、上传和远程监控等，应用层程序采用多线程设计实现系统的多任务处理。
[0020]如图2所示，数据采集模块2由传感器21、信号调理电路22、24位Σ-Λ调制的 Α/D 转换器 23、Field — Programmable Gate Array (FPGA) 24 和 First Input FirstOutput (FIFO)电路25组成。传感器21的电信号，经信号调理电路22后送入24位Σ-ΛΑ/D转换器23，FPGA24控制Α/D转换器23，将电信号转换成一符号位、23位尾数的数据流，然后经串并变换按照一定时序送给FIFO电路25，经接口电路由处理器模块I读取，按一定格式存入存储模块4。
[0021]24位Σ- Λ调制Α/D转换器采用过采样技术，把输入的模拟信号转换成I比特输出的高采样率、低分辨率的数字信号。数字滤波器的作用是把高采样率、低分辨率的信号抽取为奈奎斯特采样率输出的高分辨率信号，并且进行高切滤波、去假频信号得到所需的数字信号。串并变换使信号的24位数据流按照给定的时序，依次送入FIFO中变成计算机所需的数据流，经接口电路由PC-104工控机读取，经编排存入电子盘。计算机读取FIFO中的数据进行实时显示(延时16秒)。当接收到触发信号时，显示器显示速度加快，把数据通过网口发送给服务器，同时数据存入电子盘作备份。
[0022]GPS模块3用于获取一体化地震烈度计的地理位置和当前时间，并为地震烈度计提供统一的时间基准。GPS模块3利用GPS导航系统时间和NTP时间联合对地震烈度计进行授时服务，并将地震烈度计时间、地理位置信息与通过数据采集模块得到的地震烈度一起构成地震动的完整要素信息。
[0023]存储模块4为大容量的Compact Flash (CF)数据存储卡，可满足处理器模块I对数据的采集、处理、传输及存储等方面的要求。
[0024]IPv4/IPv6网络模块5支持有线、WiFi无线网络(IEEE802.1lx)等多种网络传输介质，支持IPv4/IPv6双协议栈，实现烈度计的有线/无线网络接入。IPv4/IPv6网络模块5实现了有线和无线多种网络介质，以及多种传输协议的冗余设计，为地震灾情信息的上传提供可靠的数据通道。
[0025]如图3所示，电源管理模块6包括Cortex-M3处理器61、感震器62、人机交互接口 63、强震仪电源控制电路65、电池64和串行接口 66组成；Cortex_M3处理器分别与感震器、人机交互接口、强震仪电源控制电路和串行接口连接；电池与强震仪电源控制电路连接。地震烈度计由于配置多种模块，整机功耗较大，电池64并不能保证设备各模块长期连续工作。当未有地震发生时，地震烈度计采用现场供电。当有地震发生时，地震烈度计中电源管理模块6通过强震仪电源控制电路65切断现场供电，打开电池64与地震烈度计其他模块电源的连接。人机交互接口 63产生的启动请求为人工请求。当需要对地震烈度计进行系统设置时，人机交互接口 63产生启动请求。Cortex-M3处理器收到启动请求后，电源管理模块6通过强震仪电源控制电路65为地震烈度计供电，同时通过串行接口 66向处理器模块I发送启动类型。
[0026]图4所示为地震烈度计的总体工作流程。电源管理模块6产生感震启动或人工启动两种启动请求。当地震烈度计启动时，电源管理模块6通过强震仪电源控制电路65为整个地震烈度计供电。处理器模块I上电后启动操作系统，操作系统启动完成后将控制权转交给运行于处理器模块I之上的应用程序。应用程序用于协调地震烈度计设备的各个模块实现强震观测数据的采集、处理、存储以及上传等功能。应用程序首先从电源管理模块6获得启动类型(感震启动和人工启动)，然后根据启动类型执行控制命令，将监控到的观测数据进行本地的保存，并将这些数据通过IPv4/IPv6网络模块5上传给监控中心。
【权利要求】
1.一种基于ARM和FPGA的一体化地震烈度计，其特征在于包括:处理器模块、数据采集模块、GPS模块、存储模块、IPv4/IPv6网络模块和电源管理模块；处理器模块、数据采集模块、GPS模块、存储模块、IPv4/IPv6网络模块和电源管理模块；所述处理器模块通过ARMA总线与数据采集模块双向连接，通过TTL-232与GPS模块双向连接，通过ARMA总线与存储模块双向连接，通过TCP/IP与IPv4/IPv6网络模块双向连接，通过TTL-232与电源管理模块双向连接。
2.根据权利要求1所述的基于ARM和FPGA的一体化地震烈度计，其特征在于:所述处理器模块采用32位低功耗的ARMlO处理器PXA270，处理器工作频率520MHz，内存128MBSDRAM，集成 64MB NOR Flash 和 256MB NAND Flash 存储介质。
3.根据权利要求1所述的基于ARM和FPGA的一体化地震烈度计，其特征在于:所述数据采集模块由传感器、信号调理电路、24位Σ-Λ调制的Α/D转换器、FPGA和FIFO电路组成；所述数据采集模块由传感器、信号调理电路、24位Σ- Λ调制的Α/D转换器、FPGA和FIFO电路组成；传感器的输出与信号调理电路连接，信号调理电路连接输出接至、24位Σ- Λ调制的Α/D转换器；FPGA分别与24位Σ- Λ调制的Α/D转换器与FIFO双向连接。
4.根据权利要求1所述的基于ARM和FPGA的一体化地震烈度计，其特征在于:所述存储模块为32GB大容量的CF数据存储卡，能够满足处理器模块对数据的采集、处理、传输及存储方面的要求。
5.根据权利要求1所述的基于ARM和FPGA的一体化地震烈度计，其特征在于:所述电源管理模块包括Cortex-M3处理器、感震器、人机交互接口、强震仪电源控制电路、电池和串行接口组成；C0rtex-M3处理器分别与感震器、人机交互接口、强震仪电源控制电路和串行接口连接；电池与强震仪电源控制电路连接。
【文档编号】G01V1/00GK204086564SQ201420564651
【公开日】2015年1月7日 申请日期:2014年9月28日 优先权日:2014年9月28日
【发明者】李智涛, 付继华, 郭云开, 谭巧 申请人:中国地震局地壳应力研究所