双路高速线阵ccd数据采集电路的制作方法
【专利摘要】本实用新型公开了一种双路高速线阵CCD数据采集电路，包括CCD数据采集模块、放大模块、A/D转换模块、存储模块，同步时序模块，嵌入式控制器。在同步时序模块的控制下，实现数据采集、转换和存储的同步。本实用新型能够在很宽的波长范围内测量光谱信号，无需更换设备，一次就能够将所需要测量工作完成，大大提高测量效率。
【专利说明】双路高速线阵CCD数据采集电路
【技术领域】
[0001]本实用新型涉及一种线阵CXD数据采集电路。尤其是一种基于双片CXD的光谱信号采集电路，属于线阵CCD数据采集的【技术领域】。
【背景技术】
[0002]CCD(Charge Coupled Devices)是一种电荷親合器件，在精密测量、非接触无损检测、图像处理等领域发挥重要作用。线阵CCD具有体积小、分辨率高、稳定性好、抗干扰能力强、测量误差小等特点，广泛应用于光谱测量系统中。当所检测的光谱波长范围较大时，一片CCD不能够检测所有波长范围的光谱，此时需要更换不同种类的测量仪器。因此，设计一种双路高速线阵CCD数据采集电路来解决以上问题是有现实意义的。
实用新型内容
[0003]本实用新型的目的是提供一种双路的高速线阵CCD数据采集电路，克服现有技术中单片CCD电路所测光谱波长范围窄的缺点，提高资源的利用率。
[0004]本实用新型的目的通过以下技术方案予以实现:
[0005]所述双路线阵CCD数据采集电路包括:CCD数据采集、放大、A/D转换、存储模块，同步时序模块，嵌入式控制器。其中CCD数据采集、放大、转换、存储模块为并行双路方式。
[0006]所述线阵CCD模块的控制端与同步时序模块连接，线阵CCD模块的输出端与放大模块的输入端连接；放大模块的输出端与A/D转换模块的输入端连接;A/D转换模块的输出端与FIFO存储模块的输入端连接。所述双路CCD采集模块、A/D转换模块、以及FIFO存储模块的控制信号分别来自于同步时序模块所产生的同步时序。存储模块的输出端与嵌入式控制器连接。
[0007]所述同步时序模块的输入端连接嵌入式控制器，接收控制信号。
[0008]所述CCD采集模块、A/D转换模块、以及FIFO存储模块在同步时序模块的控制下，实现双路数据采集、转换和存储的同步。
[0009]与现有的技术相比，本实用新型的有益效果是:能够在很宽的波长范围内测量光谱信号，无需更换设备，一次就能够将所需要测量工作完成，大大提高测量效率。
【专利附图】
【附图说明】
[0010]图1为本实用新型的系统总体结构图；
[0011]图2为本实用新型的单路C⑶数据采集电路原理图。
【具体实施方式】
[0012]结合图1对本实用新型进行说明:
[0013]双路高速线阵CXD数据采集电路，包括:(XD数据采集、放大、A/D转换、存储模块，同步时序模块，嵌入式控制器，其中两片线阵CCD模块(I)的控制端与同步时序模块(5)连接，两片线阵CCD模块(I)的输出端分别连接两个放大模块(2)的输入端；两个转换模块
(3)的输入端分别与两个放大模块(2)的输出端连接，两个转换模块(3)的输出端分别与两个存储模块(4)的输入端连接，两个转换模块(3)的控制端与同步时序模块(5)连接；同步时序模块(5)还与两个存储模块(4)的控制端连接，两个存储模块(4)的输出端与嵌入式控制器(6)连接；同步时序模块(5)的输入端连接嵌入式控制器￠)，接收嵌入式控制器
(6)的命令。
[0014]双路的CCD模块⑴、双路的转换模块⑶、以及双路的存储模块⑷在同步时序模块(5)的控制下，实现了双路数据采集、转换和存储的同步。
[0015]下面以单路CCD数据采集为例，结合图2对本实用新型作进一步说明:
[0016]本实用新型由同步时序模块CPLD(Complex Programmable Logic Device)产生控制信号CCD_CLK和CCD_R0G，作为线阵CCD模块ILX554B的驱动信号，线阵CCD模块在控制信号CCD_CLK和CCD_R0G的共同作用下完成初始化，并在CCD_CLK作用下将信号采集的结果进行串行输出；CCD模块的输出信号经过放大模块AD8031，使得信号强度适合模数转换模块AD9220。CCD模块一次输出周期内共有2087个信号，其中前33个信号为无效哑信号(Dummy Signal)，之后才为有效的2048个像素信号，之后再为6个哑信号，至此一周期输出结束。转换模块AD9220为并行12bit输出的ADC，在时钟信号ADC_CLK的作用下，C⑶每输出一位有效像素信号，经过放大模块，进入转换模块进行转换。为了同步转换每一位像素信号，转换模块AD9220的时钟信号ADC_CLK与线阵CCD模块ILX554B的时钟频率CCD_CLK相同，且有3个周期的延迟。存储模块FIFO (First Input First Output) IDT7285在写信号FIF0_ff的控制下将转换模块输出的数据进行高速存储。存储模块IDT7285具有双口输入输出、传送速度快和先进先出的特点，非常适合作为数据传送不同层级之间的缓冲。存储模块的数据输入线与转换模块的数据位数相同，即为12位。由嵌入式控制器读取存储模块中已存数据。同步时序模块CPLD是利用其内部逻辑资源输出信号CCD_CLK、CCD_R0G、ADC_CLK和FIF0_W，实现CCD时序、ADC转换时序和存储时序之间的同步关系。本电路中，CCD模块、转换模块、存储模块的时钟输入为频率相同的时钟信号，且同步工作。CCD输出信号的同时，转换模块接收输出信号并进行转换，转换结束后数据信号并行输出至存储模块。
[0017]本系统中嵌入式控制器与同步时序模块相连。当嵌入式控制器发出控制信号后，同步时序模块接收到该信号后立即产生各路时序信号，使线阵CCD模块ILX554B、转换模块AD9220、存储模块IDT7285按规定的时序完成整个数据采样过程并将CCD的数据存入存储模块中，嵌入式控制器的12个引脚与存储模块的12个引脚相连组成12位数据线，通过12位数据线嵌入式控制器可将已存入存储模块的数据读到嵌入式控制器的片内存储器中，并通过USB 口将数据传送给上位计算机。
[0018]以上已对本实用新型进行了具体说明。显然，本实用新型的实现并不受上述方式的限制，只要采用了本实用新型的方法构思和技术方案进行的各种改进，或未经改进将本实用新型的构思和技术方案直接应用于其它场合的，均在本实用新型的保护范围内。
【权利要求】
1.双路高速线阵CCD数据采集电路，包括:CCD数据采集、放大、A/D转换、存储模块，同步时序模块，嵌入式控制器，其特征是:线阵CCD模块(I)的控制端与同步时序模块(5)连接，线阵CCD模块(I)的输出端连接放大模块(2)的输入端，转换模块(3)的输入端与放大模块(2)的输出端连接，转换模块(3)的输出端与存储模块(4)的输入端连接，转换模块(3)的控制端与同步时序模块(5)连接，所述同步时序模块(5)还与存储模块(4)的控制端连接，所述存储模块(4)的输出端与嵌入式控制器(6)连接，所述同步时序模块(5)的输入端连接嵌入式控制器(6)。
2.如权利要求1所述的双路高速线阵CCD数据采集电路，其特征是:CCD模块(I)、放大模块(2)、转换模块(3)、存储模块(4)为并行双路方式。
3.如权利要求2所述的双路高速线阵CCD数据采集电路，其特征是:所述并行双路方式在同步时序模块(5)的控制下，实现双路数据采集、转换和存储的同步。
【文档编号】G01J3/28GK204228267SQ201420573451
【公开日】2015年3月25日 申请日期:2014年9月30日 优先权日:2014年9月30日
【发明者】朱建鸿, 于力革, 吴亚平, 刘欢 申请人:江南大学