本发明涉及电压检测技术领域,具体为一种内置mcu可动态切换电压检测点的低电压检测电路。
背景技术:
现在mcu产品的应用范围非常广泛,芯片在电源电压高于一定值时才能正常的工作,为了保证芯片稳定可靠的工作,越来越多的mcu类芯片中都会内置电压检测电路,当电源电压低于设计的电压检测点时,mcu芯片产生中断信号,发出电源电压低的警告;如果电源电压继续降低,低于另一个电压检测点时,mcu芯片产生复位信号,将芯片复位,防止芯片工作状态异常。如图1所示现有mcu电路中实现低电压中断和低电压复位电路的低电压检测电路,同时实现低电压中断和低电压复位的功能需要两个电压检测模块,这就导致芯片的面积较大,增加了芯片的制造成本,同时也会产生较大的功耗。为此,我们提出一种内置mcu可动态切换电压检测点的低电压检测电路。
技术实现要素:
本发明的目的在于提供一种内置mcu可动态切换电压检测点的低电压检测电路,以解决上述背景技术中提出的导致芯片的面积较大,增加了芯片的制造成本,同时也会产生较大的功耗的问题。
为实现上述目的,本发明提供如下技术方案:一种内置mcu可动态切换电压检测点的低电压检测电路,包括电阻r3,所述电阻r3的一端接地,所述电阻r3的另一端并接有电阻r2和mos晶体管n1的漏极,所述mos晶体管n1的源极和电阻r2的另一端均并接有电阻r1运放的反相输入端,所述运放的同相输入端口连接有基准电压vref,所述mos晶体管n1的栅极串接有inv1的输出端,所述运放的另一端串接有触发器t1,所述触发器t1的另一端通过n组触发器d并接有延迟单元dl1的输入端和inv1的输入端。
优选的,所述触发器d的时钟clk来自mcu的系统时钟。
优选的,所述触发器t1、触发器d的复位信号来自mcu的系统复位。
优选的,所述n为大于或等3的整数,且n的个数大于执行中断所需的时钟数。
与现有技术相比,本发明的有益效果是:该发明提出的一种内置mcu可动态切换电压检测点的低电压检测电路,通过加入电压检测点切换电路,实现了电压检测模块的复用,一个电压检测模块就可以实现低电压中断和低电压复位两种功能,在保证功能的情况下,节省了芯片的面积,降低了电路的静态功耗。
附图说明
图1为本发明现有mcu电路中实现低电压中断和低电压复位电路的低电压检测电路图;
图2为本发明可动态切换电压检测点的低电压检测电路图;
图3为本发明dl1的延迟时间要求时序图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图2,本发明提供一种技术方案:一种内置mcu可动态切换电压检测点的低电压检测电路,包括电阻r3,所述电阻r3的一端接地,所述电阻r3的另一端并接有电阻r2和mos晶体管n1的漏极,所述mos晶体管n1的源极和电阻r2的另一端均并接有电阻r1运放的反相输入端,所述运放的同相输入端口连接有基准电压vref,所述mos晶体管n1的栅极串接有inv1的输出端,所述运放的另一端串接有触发器t1,所述触发器t1的另一端通过n组触发器d并接有延迟单元dl1的输入端和inv1的输入端。
其中,所述触发器d的时钟clk来自mcu的系统时钟,所述触发器t1、触发器d的复位信号来自mcu的系统复位,所述n为大于或等3的整数,且n的个数大于执行中断所需的时钟数。
工作原理:图1是现有mcu电路中实现低电压中断和低电压复位电路的低电压检测电路,该电路包括两个电压检测模块,其中r2/(r1+r2)<r4/(r3+r4),该低电压检测电路的工作过程:
(1)当电源电压降低到使vdd*r2/(r1+r2)小于vref时,低电压中断信号置1,mcu芯片产生中断;
(2)电源电压继续降低,当vdd*r4/(r3+r4)小于vref时,低电压复位信号置1,mcu芯片产生复位信号。
图2是本发明可动态切换电压检测点的低电压检测电路:
该电路包括一个多电压检测点的电压检测模块,电压点动态切换电路,
其中,
电路中触发器d1、触发器d2和触发器dn的时钟clk来自mcu的系统时钟,电路中触发器t1、触发器d1、触发器d2和触发器dn的复位信号来自mcu的系统复位,低电平有效。
如图3所示,当dn的输出端由0变为1时,比较器的输出端由1变为0需要一定的时间trsp,因此电路中dl1的延迟时间t1必须大于比较器的反映时间trsp,否则低电压复位信号会产生毛刺。
电路中电压检测点的个数不局限于2个,通过增加电阻分压的个数,电压检测点可以有多个。
该低电压检测电路的工作过程:
(1)初始状态,t触发器t1、d触发器d1-dn的输出都是0,此时低电压中断信号使能,低电压复位信号被屏蔽;nmos晶体管n1导通。
(2)当电源电压降低到使vdd*r3/(r1+r3)小于vref时,cmp的输出变为高电平,低电平中断信号置1。
(3)经过n个clk后,inv1的输出变为低电平,低电平中断信号被屏蔽,nmos晶体管n1关闭,电压检测点切换到低电压复位的检测点,cmp的输出变成低电平。
(4)经过延迟单元dl1的延迟时间t1,dl1的输出变成高电平,低电平复位信号使能。
(5)电源电压继续降低,当vdd*(r3+r2)/(r1+r2+r3)小于vref时,cmp的输出变成高电平,低电压复位信号置1,mcu芯片产生复位信号。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。