专利名称：多功能数字式机车速度表的制作方法
技术领域：
本实用新型涉及一种速度测量装置，尤其是一种数字式机车速度表。
现有机车上使用的一种速度表由传感信号输入接口、三相桥式整流、分压电路和指针式磁电系电压表(表盘标注速度值)共同构成。该速度表利用安装在机车轮对轴上的小型三相测速发电机作为传感器，通过表上设置的传感信号输入接口使测速发电机的绕组与三相桥式整流、分压电路的输入端相连接。机车运行时，三相发电机输出的电压，即传感信号，经桥式整流、分压电路处理后，输入磁电系电压表，并由此读出速度值。由于上述现有机车速度表采用指针式机械仪表读数，存在着由机械引起的误差和对模拟量运算及转换引起的误差，因此测量精度较差。
本实用新型的目的是提供一种测量精度较高、可实现超速显示的多功能数字式机车速度表。
本实用新型的速度表由传感信号输入接口、脉冲形成电路、脉冲合成电路、时间控制电路、计数、锁存、译码电路和显示机构构成。脉冲形成电路的输入、输出端分别接传感信号输入接口和脉冲合成电路的输入端，脉冲合成电路的输出端接计数、锁存、译码电路的计数输入端，时间控制电路接计数、锁存、译码电路的计数、锁存、清零控制端，计数、锁存、译码电路的输出端接显示机构的输入端。
在本实用新型的速度表中，通过传感信号输入接口与作为传感器的三相同步测速发电机的三相绕组引出线相连接。当测速发电机输出的三相交流电压输入速度表后，经脉冲形成电路整形后形成三相脉冲信号，再由脉冲合成电路将三相脉冲信号合成为单相脉冲信号。在时间控制电路的控制下，上述单相脉冲信号按一定周期输入计数、锁存、译码电路，由该电路对脉冲信号进行计数、锁存和译码、并驱动显示机构工作。在本实用新型中，显示机构可简单地为速度显示机构，即采用数码管显示器对速度值进行数字显示。同时，显示机构还可包括超速显示机构，即通过在计数、锁存、译码电路的锁存输出端设置超速判别电路和由超速判别电路控制的超速显示电路，进一步实现超速报警、超速记录等超速显示。超速判别电路可采用现有微机芯片构成的电路，也可采用分离式集成电路构成的比较判别电路。
本实用新型的机车速度表与现有同类机车速度表相比，由于不存在机械引起的误差和对模拟量运算及转换引起的误差，所以测量精度较高。另外，由于可以对速度计量信号进一步处理和利用，实现超速报警、超速记录等超速显示，从而具有一表多用的特点。
本实用新型的内容结合以下实施例作进一步的说明，但本实用新型所包含的内容并不仅限于实施例中所包含的内容。
图1是实施例1、2中机车速度表的电路框图。
图2和图3是实施例1的电原理图。
图4是实施例2中超速判别电路的电原理图。
实施例1如图1所示，实施例1中的机车速度表由传感信号输入接口Ⅰ、脉冲形成电路Ⅱ、脉冲合成电路Ⅲ、时间控制电路Ⅳ、计数、锁存、译码电路Ⅴ和显示机构构成。在本实施例中，显示机构包括速度显示机构Ⅵ、超速判别电路Ⅶ、超速记录显示电路Ⅷ、超速灯光报警显示电路Ⅸ及超速音响报警显示电路Ⅹ。如图2－3所示，本实施例中各电路的具体构成如下述实施例1中，脉冲形成电路Ⅱ主要由输入限流电阻R1、R2、R3、二极管D1、D2、D3、三极管BG1、BG2、BG3、带施密特触发器的反相器M1－1、M1－2、M1－3、微分电路电阻R7、R8、R9、电容C1、C2、C3等组成。三路脉冲形成电路在工作上相互独立，三个反相器M1－1、M1－2、M1－3由晶体管BG1、BG2、BG3驱动，三个反相器的输出端分别接三个RC微分电路的输入端，三个RC微分电路的输出端即为脉冲形成电路的输出端。
脉冲合成电路Ⅲ由三输入或门集成电路M2－1、M2－2构成，其输入端接脉冲形成电路的输出端，其输出端为M2－2的11端。本实施例中的脉冲合成电路也可由相同功能的其它电路组成，如由RC微分电路和三输入与非门集成电路组成。
实施例中的时间控制电路Ⅳ主要由晶体振荡器、分频器和控制器构成。分频器和控制器由组合CMOS时间控制集成电路IC5组成，晶体振荡器由148.24KHz晶振、电阻R11和电容C4、C5组成。晶体振荡器的输出端接IC5的输入端5、6，IC5的输出端11、15、10即为时间控制器的输出端。另外，实施例中的时间控制电路还可由分频电路及门电路组成的控制器构成。
在本实施例中，计数、锁存、译码电路Ⅴ和速度显示电路Ⅵ共用四只CMOS－LED组合集成电路IC1、IC2、IC3、IC4，以完成小数点后第一位和个位、十位、百位的计数、锁存、译码和显示。在计数、锁存、译码电路中设置有与门集成电路M3－1，与门M3－1的输入端1、2分别接脉冲合成电路中或门M2－2的输出端11和时间控制器电路中IC5的输出端10，与门M3－1的输出端3接IC1的计数端14。计数电路采用多位级联电路，即前一级的进位端13接下一级的计数端15，并在IC1的14端与电源之间串接一只提升电阻R10。IC1、IC2、IC3、IC4的计数清零端1和锁存信号控制端2分别接时间控制器IC5的输出端11和15。IC1、IC3、IC4的小数点控制端6接地，IC2的小数点控制端6接电源。实施例中的CMOS－LED组合集成电路也可由相应的分离式十进制计数、锁存、译码集成电路及数码管显示器电路代替。
实施例1中，用于控制超速显示电路的超速判别电路Ⅶ主要由TTL译码器IC7、IC8、门电路M4－M7和选择开关K60－K150、K05构成。TTL译码器IC8的输入端分别接计数、锁存、译码电路Ⅴ中十位计数锁存器IC3的输出端。译码器IC8的输出端分为两组，分别与两组插接式选择开关的各固定接点4对应连接。即IC8的7、9、10、11输出端分别对应于K60－K90开关组，IC8的1、2、3、4、5、6输出端分别对应于K100－K150开关组。分组设置选择开关的目的是便于对十位和百位信号进行判别处理。各选择开关的固定接点4均可通过活动插接件分别与选择接点1或3连接。当活动插接件插接于悬空接点2和选择接点3之间时，固定接点4处于悬空状态。各悬空接点2均接高电平，以避免干扰。本实施例中，K60－K90开关组中各开关的选择接点1短接后同接反相器M7－1的输入端，K100－K150开关组中各开关的选择接点1短接后同接另一反相器M7－2的输入端。K60－K90开关组中各开关的选择接点3分别接与非门M4－2的输入端，K100－K150开关组中各开关的选择接点3分别接与非门M5的输入端。反相器M7－1、M7－2和与非门M5的输出端分别接与门M6－2、M6－4、M6－3的输入端，与门M6－2、M6－4、M6－3的输出端接或门M6－1的输入端。与非门M4－2的输出端直接接或门M6－1的输入端。或门M6－1的输出端即为超速判别电路Ⅶ的输出端。在反相器M7－1、M7－2及与非门M5的输出端和或门M6－1的输入端之间分别设置与门集成电路的目的是进一步判别输出信号是否满足个位值或百位值的要求。当只需判定十位值而不需对个位值或百位值作进一步判定时，即可将上述反相器和与非门的输出端直接同或门M6－1的输入端相接。本实施例中，为了对个位值是否大于0或5进行判别，设置了由TTL译码器IC7、与非门M4－1和选择开关K05构成的个位判别信号电路。该个位判别信号电路的输出端(开关K05的固定接点3)分别接与门M6－2、M6－4的输入端，通过输出个位判别信号，控制与门M6－2、M6－4的选通。同时，计数、锁存、译码电路的百位计数锁存器IC4的输出端A4直接同与门M6－3和M6－4的输入端相连接，通过输出百位计数信号，控制M6－3、M6－4的选通。
在实施例1中，超速记数显示电路Ⅷ主要由与门集成电路M3－2、非重触发单稳态触发器IC6、脉宽调节电阻Rext和电容Cext、晶体管BG4、电磁计数器DJ15－5及二极管D4组成。超速灯光报警显示电路Ⅸ由限流电阻R13、晶体管BG5和指示灯组成。超速音响报警显示电路Ⅹ主要由多谐振荡器IC9、与门集成电路M3－3、晶体管BG6、二极管D5和喇叭组成。
在本实施例的速度表中，测速发电机发出的三相交流电压通过传感信号输入接口Ⅰ送至脉冲形成电路Ⅱ后，通过脉冲形成电路的晶体管开关电路和带施密特触发器的反相器完成对交流电压的脉冲形成，并实现电平转换。此后，再经RC微分电路将相应于不同机车速度的宽脉冲信号调整为窄脉冲信号，传送至脉冲合成电路Ⅲ。
脉冲合成电路Ⅲ中设置的或门集成电路M2对三相窄脉冲信号进行叠加，合并成为标准的单相脉冲信号，由M2的输出端11送到计数、锁存、译码电路Ⅴ。
计数、锁存、译码电路Ⅴ的工作受控于时间控制电路Ⅳ。在时间控制电路的控制下，速度脉冲信号通过与门M3－1的输出端3送到CMOS－LED集成电路IC1的计数时钟输入端14，并由IC1、IC2、IC3、IC4构成的级联电路进行计数、锁存、译码，驱动速度显示。
时间控制电路Ⅳ的频率由晶振电路确定。其晶振电路的频率大小，可根据机车轮对直径及测速发电机与轮对的传动比选取。晶振频率经IC5的内部电路分频后，由其输出端10、15和11输出控制脉冲。本实施例中，晶振的频率选用148.24KHz。但晶振频率的选用并不仅限于本实施例，也可选用现有其它频率的晶振，对其输出频率相应进行分频后使用。
在本实施例中，通过超速判别电路Ⅶ对IC2、IC3、IC4锁存的当前速度值进行判别，以进一步实现超速显示。在实施例1中，插接式选择开关K60、K70的固定接点4悬空，K80的固定接点4通过活动插件与选择接点1连接，其它选择开关K90－K150的固定接点4与选择接点3连接。此时，确定的十位超速判别值为80。当速度值为0－59时，由IC8输出的“0”信号通过K110－K150之一到与非门M5，并在其输出端8产生“1”信号。该“1”信号输至与门M6－3的输入端1后，由于速度值小于100，百位信号输出端A4为“0”，与门M6－3的输入端2为“0”，与门M6－3不选通，信号不再向前传送。当速度值为60－79时，由IC8输出的“0”信号送至K60、K70的固定接点4，因固定接点4悬空而不再输出。当速度值为80－89时，IC8输出的“0”信号经开关K80、反相器M7－1而成为“1”信号输至与门M6－2的输入端11。若个位判别电路中开关K05的固定接点3接选择接点1，则当个位值大于0时，与门M6－2的输入端10将收到“1”信号；若开关K05的固定接点3接选择接点2，则当个位值大于5时，与门M6－2的输入端10收到“1”信号。亦即是说，若速度值满足个位判别的条件，与门M6－2的10端将收到“1”信号，并与11端收到的“1”信号共同使M6－2选通，进而通过或门M6－1的输出端输出超速信号“1”。当速度为90－99时，由IC8输出的“0”信号，经K90、与非门M4－2而成为“1”信号，再经或门M6－1输出超速信号“1”。当速度值为100－159时，IC8输出的“0”信号经开关K100－K150、与非门M5的传递过程与速度值为0－59时相同，但此时由于百位计数信号输出端A4将向与门M6－3的输入端2输入“1”信号，从而使M6－3选通，再经或门M6－1输出超速信号“1”。实施例中插接式选择开关的插接方式可作变换，从而变换限速值。
由M6－1输出的超速信号(高电平“1”)送至超速记录显示电路Ⅷ的与门集成电路M3－2之输入端5后，当M3－2的另一输入端4接到时间控制器IC5的11端发出的“1”脉冲时，M3－2的输出端6即向非重触发单稳态触发器IC6的输入端施加一个触发信号，并由此驱动电磁计数器记数，完成超速记录。同时，M6－1输出的超速信号还将引起超速灯光报警显示电路Ⅸ的晶体管BG5饱和导通，超速指示灯亮。超速音响报警显示电路Ⅹ的与门集成路M3－3也将因超速信号的输入而开启，多谐振荡器IC9产生的音频信号施加到晶体管BG6的基极，驱动喇叭报警。
实施例2本实施例除超速判别电路Ⅶ采用图4所示的电原理图外，其余电路部分的电原理图均采用实施例1中所示的形式。
如图4所示，在本实施例中，超速判别电路Ⅶ主要由CMOS译码器IC10、IC11、门电路M8－M11和选择开关K’60－K’130、K’05构成。电路的工作原理与实施例1相似，仅因CMOS译码器输出的有效电信号为“1”(TTL译码器输出的有效电信号为“0”)，所以对电路中的门电路作了相应改动。在本实施例中，CMOS译码器IC11的BCD码输入端接计数、锁存、译码电路中十位计数锁存器IC3的输出端。译码器IC11的输出端分为两组，分别与两组选择开关K’60－K’90和K’100－K’130的各固定接点4相连接。K’60－K’90开关组中各开关的选择接点1短接后同接与门M10－1的输入端2，K’100－K’130开关组中各开关的选择接点1短接后同接与门M10－3的输入端12。K’60－K’90开关组中各开关的选择接点3分别接或门M8－2的输入端，K’100－K’130开关组中各开关的选择接点3分别接或门M9－1的输入端。或门M8－2的输出端直接与另一或门M9－2的输入端相连，或门M9－1的输出端接与门M10－2的输入端。与门M10－1、M10－2、M10－3的输出端接或门M9－2的输入端，M9－2的输出端即为超速判别电路的超速信号输出端。当速度值满足个、十、百位等判别条件时，与门M10－1、M10－2、M10－3之一可被选通。本实施例中的个位判别电路部分由CMOS译码器IC10、或门M8－1、反相器M11和开关K’05构成，其对与门10－1、M10－3的控制原理与实施例1相似。
权利要求1.一种数字式机车速度表，其特征是该速度表由传感信号输入接口(Ⅰ)、脉冲形成电路(Ⅱ)、脉冲合成电路(Ⅲ)、时间控制电路(Ⅳ)、计数、锁存、译码电路(Ⅴ)和显示机构构成，脉冲形成电路(Ⅱ)的输入、输出端分别接传感信号输入接口(Ⅰ)和脉冲合成电路(Ⅲ)的输入端，脉冲合成电路(Ⅲ)的输出端接计数、锁存、译码电路(Ⅴ)的计数输入端，时间控制电路(Ⅳ)接计数、锁存、译码电路(Ⅴ)的计数、锁存、清零控制端，计数、锁存、译码电路(Ⅴ)的输出端接显示机构的输入端。
2.如权利要求1所述的速度表，其特征是显示机构为数码管显示器构成的速度显示电路(Ⅵ)。
3.如权利要求1所述的速度表，其特征是显示机构为由超速判别电路(Ⅶ)控制的超速显示电路(Ⅷ、Ⅸ、Ⅹ)。
4.如权利要求3所述的速度表，其特征是超速判别电路(Ⅶ)主要由TTL译码器、选择开关组、反相器、与非门集成电路和或门集成电路构成，TTL译码器BCD码输入端接计数、锁存、译码电路中计数锁存器输出端，TTL译码器的至少一组输出端的各端分别与一组选择开关中各开关的固定接点(4)对应连接，各选择开关的固定接点(4)可通过活动连接件分别与选择接点(1)、(3)之一相连接或悬空，同组内选择开关的选择接点(1)相互短接后同接一反相器的输入端，同组内各选择开关的选择接点(3)分别接一与非门集成电路的输入端，所述反相器和与非门集成电路的输出端分别直接或经选通的与门集成电路同一或门集成电路的输入端相通连，该或门集成电路的输出端接超速显示电路的控制端。
5.如权利要求3所述的速度表，其特征是超速判别电路(Ⅶ)主要由CMOS译码器、选择开关组和或门集成电路构成，CMOS译码器的BCD码输入端接计数、锁存、译码电路中计数锁存器的输出端，CMOS译码器的至少一组输出端的各端分别与一组选择开关中各开关的固定接点(4)对应连接，各选择开关的固定接点(4)均可通过活动连接件分别与选择接点(1)、(3)之一相连接或悬空，同组内各选择开关的选择接点(3)分别接一或门集成电路的输入端，同组内各选择开关的选择接点(1)相互短接后直接或经选通后的与门集成电路同另一或门集成电路的输入端相通连，前述或门集成电路的输出端亦与此或门集成电路的输入端相接，此或门集成电路的输出端接超速显示电路的控制端。
专利摘要一种可进行速度显示和超速显示的数字式机车速度表，主要由传感信号输入接口、脉冲形成电路、脉冲合成电路、时同控制电路、计数、锁存、译码电路和显示机构构成。显示机构中除具有速度显示机构外，还可设置由超速判别电路控制的超速显示机构，从而具有一表多用的特点。
文档编号G01P3/54GK2088256SQ9121410
公开日1991年11月6日 申请日期1991年1月31日 优先权日1991年1月31日
发明者郭忠义 申请人:郭忠义