一种基于fpga的全数字化高精度多路的扫频模块的制作方法
【技术领域】
[0001]本发明涉及信号分析领域，具体用于设计一种基于FPGA的全数字化高精度多路的扫频模块。
【背景技术】
[0002]信号的频响特性是信号的基本特征之一，它包括幅度响应和相位响应，反映在曲线上，就是幅度频率曲线和相位频率曲线。在工程应用中，工程师常常需要测试系统的频响特性来测试系统是否处于正常的工作状态。目前主要通过两种方案来测试系统的频响特性:方案(I)购买价格昂贵的扫频仪。市场上的扫频仪一般价格昂贵，体积庞大，操作不便；方案(2)使用一些数字化的芯片来制作简单的扫频仪器。
[0003]以上两种方案在工程实际中常常应用，但是存在以下突出问题，市场上的扫频仪往往价格昂贵，而简单的扫频仪精度又难以满足要求，尤其是在需要测试多路的频响特性的时候显得不便。
【发明内容】
[0004]本发明解决的技术问题是:克服现有技术的不足，提供一种基于FPGA的全数字化高精度多路的扫频模块，具有本扫频精度高的优点。
[0005]本发明的技术解决方案是:基于FPGA的全数字化高精度多路的扫频模块，包括:三段式DDS扫频信号发生器(1)，第一信号调理模块(2)，存储分发模块(3)，被测网络(4)，第二信号调理模块(5)，数字鉴相模块￠)，数字鉴幅模块(7)，数据处理模块(8);三段式DDS扫频信号发生器(I)在参考时钟下，产生一定频率的数字扫频信号，三段式DDS扫频信号发生器(I)产生的数字扫频信号通过第一信号调理模块(2)对信号的幅度进行调整，第一信号调理模块(2)输出的信号存储在存储分发模块(3)中，存储分发模块(3)根据系统要求的是单路扫频还是多路扫频，按照一定时间间隔将扫频信号分发到被测网络(4)中不同的输入口，被测网络(4)的单路输出信号输入到第二信号调理模块(5)中，第二信号调理模块(5)对输入信号的幅度进行调整，数字鉴相模块(6)接收存储分发模块(3)和第二信号调理模块(5)输出的信号计算出相位差，即是该频点下的相频响应，数字鉴幅模块(7)接收存储分发模块(3)和第二信号调理模块(5)输出的信号计算出幅度比值，即是该频点下的幅频响应，数据处理模块(8)得到相频响应和幅频响应的值后进行处理，这样就得到了该频点下的频率响应，通过改变三段式DDS扫频信号发生器(I)的频率控制字，产生有一定步长间隔下的扫频信号，这样最终就能得到被测网络在不同频点下的频率响应，实现扫频功能。
[0006]本发明与现有技术相比具有如下优点:
[0007](I)扫频精度高:由于本发明的扫频信号发生器模块采用的是三段式DDS扫频信号发生器，保证了扫频信号的精度比传统的DDS扫频信号发生器高，而且占用的ROM低，易于实现。
[0008](2)可以多路测量:本发明引入了存储分发模块，它能够根据实际需求进行单路的频响测量或者是多路的频响测量。单路还是多路是可以配置的，与传统的扫频仪相比有很大的优势。
[0009](3)全数字化可定制:本发明的扫频模块都是基于FPGA的，因此可配置，易集成。
【附图说明】
[0010]图1为本发明的基于FPGA的全数字化高精度多路的扫频模块；
[0011]图2为本发明中的三段式DDS扫频信号发生器的结构图。
【具体实施方式】
[0012]如图1所示，本发明的基于FPGA的全数字化高精度多路的扫频模块，包括三段式DDS扫频信号发生器1，第一信号调理模块2，存储分发模块3，被测网络4，第二信号调理模块5，数字鉴相模块6，数字鉴幅模块7，数据处理模块8。
[0013]三段式DDS扫频信号发生器I在参考时钟下，相位累加器的输出通过对称性判断和线性插值，产生一定频率的数字扫频信号，三段式DDS扫频信号发生器I产生的数字扫频信号通过第一信号调理模块2对信号的幅度进行调整，第一信号调理模块2输出的信号存储在存储分发模块3中，存储分发模块3根据系统要求的是单路扫频还是多路扫频，按照一定时间间隔将扫频信号分发到被测网络4中不同的输入口，被测网络4的单路输出信号输入到第二信号调理模块5中，第二信号调理模块5对输入信号的幅度进行调整，数字鉴相模块6接收存储分发模块3和第二信号调理模块5输出的信号计算出相位差，即是该频点下的相频响应，数字鉴幅模块7接收存储分发模块3和第二信号调理模块5输出的信号计算出幅度比值，即是该频点下的幅频响应，数据处理模块8得到相频响应和幅频响应的值后进行处理，这样就得到了该频点下的频率响应，通过改变三段式DDS扫频信号发生器I的频率控制字，产生有一定步长间隔下的扫频信号，这样最终就能得到被测网络在不同频点下的频率响应，实现扫频功能。
[0014]如图2所示，三段式DDS扫频信号发生器I使用三段式寻址方案，在传统DDS扫频信号发生器的基础上增加了正弦波信号对称性处理模块和线性插值模块，这样一来降低了DDS扫频信号发生器I对ROM的使用，并且由于线性插值模块的引入，提高了扫频信号的精度，降低了截断误差；三段式DDS扫频信号发生器I包括参考时钟fc，相位累加器11，频率控制字FCW，对称性处理模块12，ROM表13，线性插值模块14 ;三段式DDS扫频信号发生器I可以用(2，N，M)三段的寻址形式来描述，其中M+N+2的值等于相位累加器11的输出位数，在参考时钟fc的作用下，相位累加器11每个时钟累加一次频率控制字FCW，相位累加器11的输出进入对称性处理模块12，对称性处理模块12取相位累加器11的最高2位用于判断象限，这一点利用了正弦波的对称性。对称性处理模块12输出相位累加器11输出的值对应到正弦波在第一象限的值，然后把该值传递给ROM表13，取相位累加器11最高两位后面的N位作为地址去查询ROM表13，ROM表13输出一个幅度区间，这个幅度区间传递到线性插值模块14，根据区间用相位累加器11的最低的M位去插值，得到幅度区间中的一个值作为最终的幅度值。其中对称性处理模块12除了将相位累加器的输出映射到正弦波第一象限之外，还要输出关于象限的信息，便于线性插值模块14结合该象限计算出正确的幅度。ROM表13的设计可以是弹性的，根据不同系统对精度和ROM容量要求的不同，设计ROM表13为不同的深度和宽度，深度即是访问位数，宽度就是用多少位来量化幅度值大小。线性插值模块14的设计也是弹性的，可以根据具体的应用场景修改插值的位数，比如说一个幅度区间特别大，就可以选择尽可能多的插值位数，反之，如果一个幅度区间比较小，就可以选择少一点位数去插值，降低运算的复杂度，节省FPGA计算资源。
【主权项】
1.基于FPGA的全数字化高精度多路的扫频模块，其特征在于包括:三段式DDS扫频信号发生器(I)，第一信号调理模块(2)，存储分发模块(3)，被测网络(4)，第二信号调理模块(5)，数字鉴相模块￠)，数字鉴幅模块(7)，数据处理模块(8);三段式DDS扫频信号发生器(I)在参考时钟下，产生一定频率的数字扫频信号，扫频信号发生器(I)产生的数字扫频信号通过第一信号调理模块(2)对信号的幅度进行调整，第一信号调理模块(2)输出的信号存储在存储分发模块(3)中，存储分发模块(3)根据系统要求的是单路扫频还是多路扫频，按照一定时间间隔将扫频信号分发到被测网络(4)中不同的输入口，被测网络(4)的单路输出信号输入到第二信号调理模块(5)中，第二信号调理模块(5)对输入信号的幅度进行调整，数字鉴相模块(6)接收存储分发模块(3)和第二信号调理模块(5)输出的信号计算出相位差，即是该频点下的相频响应，数字鉴幅模块(7)接收存储分发模块(3)和第二信号调理模块(5)输出的信号计算出幅度比值，即是该频点下的幅频响应，数据处理模块(8)得到相频响应和幅频响应的值后进行处理，得到了该频点下的频率响应，通过改变三段式DDS扫频信号发生器(I)的频率控制字，产生有一定步长间隔下的扫频信号，最终得到被测网络在不同频点下的频率响应，实现扫频功能。2.根据权利要求1所述的基于FPGA的全数字化高精度多路的扫频模块，其特征在于:所述三段式DDS扫频信号发生器(I)包括参考时钟fc，相位累加器(11)，频率控制字FCW，对称性处理模块(12)，R0M表(13)，线性插值模块(14);三段式DDS扫频信号发生器(I)用(2，N，M)三段的寻址形式来描述，其中M+N+2的值等于相位累加器(11)的输出位数，在参考时钟fc的作用下，相位累加器(11)每个时钟累加一次频率控制字FCW，相位累加器(11)的输出进入对称性处理模块(12)，对称性处理模块(12)取相位累加器(11)的最高2位用于判断象限，其利用了正弦波的对称性；对称性处理模块(12)输出相位累加器(11)输出的值对应到正弦波在第一象限的值，然后把该值传递给ROM表(13)，取相位累加器(11)最高两位后面的N位作为地址去查询ROM表(13)，ROM表(13)输出一个幅度区间，这个幅度区间传递到线性插值模块(14)，根据区间用相位累加器(11)的最低的M位去插值，得到幅度区间中的一个值作为最终的幅度值，扫频信号的精度提高。3.根据权利要求1所述的基于FPGA的全数字化高精度多路的扫频模块，其特征在于:所述存储分发模块(3)首先存储某一特定频点下的数字扫频信号，根据系统要求测试单路还是多路的频响特性，将数字扫频信号按照一定时间间隔分发给不同的被测网路的输入，这个时间间隔须能保证前后两路信号之间不产生叠加。4.根据权利要求1所述的基于FPGA的全数字化高精度多路的扫频模块，其特征在于:所述数据处理模块(8)收集每个频率响应下的幅度响应和相位响应，通过网络通信协议将幅度和相位值传给主控的上位机。
【专利摘要】本发明涉及一种基于FPGA的全数字化高精度多路的扫频模块，包括三段式DDS扫频信号发生器、第一信号调理模块、存储分发模块、被测网络、第二信号调理模块、数字鉴相模块、数字鉴幅模块和数据处理模块；本扫频精度高：由于本发明的扫频信号发生器模块采用的是三段式DDS扫频信号发生器，保证了扫频信号的精度比传统的DDS扫频信号发生器高，而且占用的ROM低，易于实现；可以多路测量：本发明引入了存储分发模块，它能够根据实际需求进行单路的频响测量或者是多路的频响测量，单路还是多路是可以配置的，与传统的扫频仪相比有很大的优势。
【IPC分类】G01R31/00
【公开号】CN104897994
【申请号】CN201510315478
【发明人】凡木文, 刘志会
【申请人】中国科学院光电技术研究所
【公开日】2015年9月9日
【申请日】2015年6月10日