一种实现单线可编程电路的方法和系统的制作方法
【专利摘要】本发明公开了一种实现单线可编程电路的方法及其系统。本发明通过共用电路的输出接口OUT作为主电路的输出接口和芯片的编程接口，实现了芯片的单线可编程功能。本发明的单线可编程方法及系统在芯片切换编程模式和正常输出模式时不需要重新启动芯片，提高了芯片编程效率，简化了芯片编程系统，克服了现有技术的缺点。本发明还具有在编程完成后将不再需要的系统时钟置于休眠状态的功能，有利于减小系统功耗，降低系统噪声。
【专利说明】
一种实现单线可编程电路的方法和系统
技术领域
[0001]本发明属于集成电路(Integrated Circuit)的硬件实现，尤其涉及一种通过共同一个电路接口作为芯片主电路的输出接口和芯片的编程接口，从而实现单线可编程电路的方法和系统。【背景技术】
[0002]在芯片中利用储存器(0TP)来控制各种参数的可编程电路的应用日益广泛，如可编程放大器，可编程时钟，可编程电阻，可编程电容，可编程S0C，可编程集成传感器以及用于传感器校正及温度补偿的可编程传感器专用电路(ASIC)等。
[0003]SPI总线(4线)，I2C总线(2线)由于具有通讯速度快，可靠性高的优点，因而被广泛用于同芯片内部的存储器通讯。但是它们需要电路有额外的接口。
[0004]单线可编程技术(one wire programmable 或 single wire programmable)通过共用电路的输出接口(OUT)作为主电路的输出接口和OTP的编程接口，实现了不需要额外的电路接口就可以对芯片进行编程。这一技术可以使可编程芯片同其非可编程芯片实现管脚兼容(pin to pin compatible)，并能实现只有VDD，GND，输出(OUT)三个管脚的可编程芯片，在传感器，如可编程放大器，可编程时钟，可编程电阻，可编程电容，可编程S0C有广泛的应用。
[0005]现有的单线可编程的实现方法，都是利用电路刚启动的约定时间内，测量电路的输出口 OUT是否有上位机发出的约定信号，如果有，芯片进入编程状态。如果没有，芯片正常输出。由于进入编程状态和芯片正常输出这两种状态转换时需要重启芯片，而在电路的编程过程中，需要多次在编程状态和正常输出状态切换，重启芯片延长了编程所需的时间， 加大了测试系统的复杂性。
[0006]另一方面，由于每次芯片启动时仍需要判断是进入编程状态还是进入芯片正常输出状态，因而即使在完成0TP编程完成之后，系统的时钟仍需要一直工作。由于此时0TP (one time programmable, —次可编程)再也无法改变状态，因而同0TP的通讯已没必要。 对于不需要时钟芯片，例如可编程放大器，可编程电阻/电容来说，不需要的时钟的存在增加了系统的噪声和功耗。
【发明内容】
[0007]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种克服上述缺点的单线可编程电路的实现方法及系统构成。
[0008]本发明的技术方案如下:本发明提供一种单线可编程电路的实现方法和系统构成，该系统包括主电路模块、控制主电路模块的0TP存储器模块，控制0TP存储器的读/写/熔断的0TP控制模块、同0TP 控制模块通讯的单线转多线模块、由0TP模块的其中一位0TPL控制的Sl，S2, S3模拟开关、 同S1并联的电阻R1、可由S3控制的时钟；R1及S1并联电路的一端与主电路模块相连，另一端和电路的输出OUT相连；单线转多线电路模块的一端可选择通过S2和OUT相连或直接和OUT相连，另一端与0TP控制模块相连；0TP控制模块与0TP存储器模块相连，并通过0TP 存储器模块实现对电路的各种参数的设置。
[0009]作为本发明的进一步技术方案，所述0TP存储器模块中用于控制Sl，S2, S3的中的其中一位(0TPL)同其他位不同，其状态不受0TP模块读/写的影响。0TPL的输出状态只在其熔断完成前后发生变化(1变0或0变1)，而且0TPL在整组0TP的熔断的过程中是最后被熔断的，其输出状态用于控制模拟开关Sl，S2, S3的状态及0TP控制模块的状态。
[0010]作为本发明的进一步技术方案，当0TPL完成熔断过程后，0TPL的输出使得S1由断开变为导通，主电路的输通过模拟开关S1接到OUT上。
[0011]作为本发明的进一步技术方案，0TP控制模块在0TPL完成熔断之前，控制主电路的各种可编程参数，当0TPL熔断完成后，主电路的各种参数改由0TP的输出状态控制。0TP 熔断时利用0TP控制模块，逐位进行熔断。
[0012]作为本发明的另一种优选方案，当0TPL完成熔断过程后，可以选择用0TPL的输出使得S2由导通变为断开，这样，OUT将只连接到主电路而同用来实现0TP编程的电路断开。
[0013]作为本发明的另一种优选方案，如果电路在完成0TP熔断后不再需要时钟存在， 可以选择用0TPL的输出改变开关S3的状态，使时钟进入休眠状态。
[0014]作为本发明的一种进一步技术方案，0TPL熔断完成后的瞬间到其输出控制信号控制Sl、S2、S3及0TP控制模块的瞬间之间有一定的延时时间。
[0015]作为本发明的一种进一步技术方案，所述编程系统的上位机包括:具有上拉电阻的双向1/0接口，通过开关S4与所述OUT接口相连；具有高输入阻抗的测量仪表/测量电路，通过开关S5与所述OUT接口相连；当需要向电路读/写0TP的数据和熔断0TP时，开关S4导通，开关S5断开。如果需要读取主电路的输出，开关S4断开，开关S5导通。
[0016]本发明更提供一种单线可编程的编程方法，包括以下步骤。
[0017]步骤一，将芯片与上位机相连，接通电源。
[0018]步骤二，开关S4断开，开关S5导通，测量仪表/测量电路测出主电路模块的输出。
[0019]步骤三，开关S4导通，开关S5断开，上位机通过OUT接口读取/写入0TP存储模块的数据。
[0020]步骤四，根据测量结果及现有0TP的读数，决定所需要的0TP的设置，在电路指标所要求的条件下重复步骤二，三，四，直到求得一组0TP的设置能使电路达到指标要求。
[0021]步骤五，开关S4导通，开关S5断开，双向1/0 口执行熔断0TP指令，包括最后一位 OTP, 0TPL〇
[0022]步骤6,开关S4断开，开关S5导通，在所要求的条件下，测量主电路模块的输出， 验证0TP熔断后电路指标是否满足电路的指标要求。【附图说明】
[0023]图1为本发明所述的单线可编程电路的电路框图。
[0024]图2为本发明所述的单线可编程电路的编程流程图。
[0025]图3为本发明所述的在0PTL熔断后时钟被S3关闭的单线可编程电路的电路框图。
[0026]图4为本发明所述的在0PTL熔断后编程接口被S2关闭的单线可编程电路的电路框图。
[0027]元件标号说明。
[0028]1、单线可编程芯片；3、上位机。
[0029]11、主电路模块；12、0TP存储模块包括最后一位OTP:0TPL。
[0030]13、OTP控制模块；14、单线转多线模块。
[0031]15、系统时钟(0SC) ; 16 ;电路输出接口 OUT。
[0032]17、电阻R1 ; 18、模拟开关S1。
[0033]19、主电路输出Vout ;20、单线转多线模块的数据接口 data。
[0034]21、带反向器的模拟开关S2 ;22、模拟开关S3。
[0035]31、开关 S4 ;32、开关 S5。
[0036]33、上拉电阻R2。
[0037]34、双向数据接口(I/O) ;35、高输入阻抗测量仪表/测量电路。【具体实施方式】
[0038]请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0039]下面结合附图对本发明的【具体实施方式】作进一步详细说明。
[0040]图1是本发明的单线可编程电路的结构框图，其中包括单线可编程芯片1和上位机3。
[0041]所述单线可编程芯片电路包括主电路模块11、控制主电路模块的0TP存储器模块 12，控制0TP存储器的读/写/熔断的0TP控制模块13、同0TP控制模块通讯的单线转多线模块14、由0TP的其中一位0TPL控制的S1、同S1并联的电阻R1、系统时钟15 ;R1及S1 并联电路的一端与主电路模块Vout接口( 19)相连，另一端和OUT接口 16相连；单线转多线电路模块14的一端data接口 20和OUT接口 16相连，另一端与0TP控制模块13相连； 0TP控制模块13与0TP存储器模块12相连，并通过0TP存储器模块12实现对电路的各种参数的控制。
[0042]所述上位机3包括:具有上拉电阻R2的双向1/0接口 34,通过开关S4与所述单线可编程芯片1的OUT接口相连；具有高输入阻抗的测量仪表/测量电路35,通过开关S5 与所述与所述单线可编程芯片1的OUT接口相连。
[0043]如图1所示，将上述电路同上位机连接，接通电源；当需要读/写0TP的数据时， 开关S4导通，开关S5断开，上位机1/0 口执行读/写0TP数据的程序。此时，由于0TPL 还未被熔断，S1断开，OUT接口通过R1连接到主电路的Vout接口上。由于R2〈〈R1，因此， data接口的电压将不受Vout的电压的影响，而是跟随1/0 口数据的变化而变化。单线转多线模块及0TP控制模块完成将1/0 口执行的程序转换成0TP的读/写程序。
[0044]如果需要读取主电路的输出时，开关S4断开，开关S5导通，测量仪表/测量电路读取OUT接口的电压。由于Rl〈〈测量仪表的输入阻抗，因此，OUT接口的电压等于Vout的电压。
[0045]请参阅附图2的编程流程，针对电路所要求的指标，经过一定的测试流程求得满足指标所需要的0TP设置。开关S4导通，开关S5断开，上位机I/O 口通过单线转多线及 0TP控制模块执行熔断0TP的程序，将所求得的0TP设置通过熔断0TP固化在0TP内。
[0046] 上述熔断0TP步骤的完成后，最后一位0TP即0TPL的输出状态经过一定的延时时间，发生改变(0转变为1或1转变为0)。这个改变使得S1由断开变为导通，R1被S1 短路，Vout通过S1接到OUT接口。由于S1为低阻抗，因此，OUT接口的电压等于主电路输出接口 Vout的电压。
[0047]在所要求的条件下，测量OUT接口的输出，验证0TP熔断后电路指标是否确实满足电路的指标要求。
[0048]经过上述步骤，芯片完成了将所求的的0TP设置通过熔断0TP固化在0TP内。0TPL 位的输出将芯片设置为正常输出的状态，芯片由熔断后的0TP输出状态控制。芯片实现了共用OUT接口作为主电路的输出和0TP的编程接口，对芯片进行单线编程的功能。
[0049]请参阅附图3,作为可选择的方案之一，对于在编程后系统不再需要时钟的芯片， 如可编程放大器，可编程电阻/电容，熔断后的0PTL的输出状态可以用来改变S3的状态， 使电路中的时钟进入休眠状态，减少系统功耗及噪声。
[0050]请参阅附图4,作为可选择的方案之一，熔断后的0PTL的输出状态可以使带有通过反相器的模拟开关S2断开，从而将单线转多线模块的的接口同OUT接口断开。
[0051]综合上述，本发明所述的电路通过共用OUT接口作为主电路的输出接口和芯片的的编程接口，实现了芯片的单线可编程功能。本发明所述方法及系统克服了现有技术的缺点，在芯片切换编程模式和正常输出模式时不用重新启动，提高了芯片编程效率，简化了芯片测试系统。并具有在编程完成后，系统不再需要时钟时将时钟置于休眠状态的功能，有利于减小系统功耗，降低系统噪声。
[0052] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【主权项】
1.一种单线可编程电路，其特征在于，所述单线可编程电路包括:主电路模块、控制主 电路模块的OTP存储器模块，控制OTP存储器读/写/熔断的OTP控制模块、同OTP控制模 块通讯的单线转多线模块、由OTP模块的其中一位OTPL控制的Sl，S2, S3模拟开关、其中， S2、S3是可选择的；同S1并联的电阻R1、可由S3控制的时钟；R1及S1并联电路的一端与 主电路模块Vout相连，另一端和电路的输出OUT相连；单线转多线电路模块的一端Data可 选择通过S2和OUT相连或直接和OUT相连，另一端与0TP控制模块相连；0TP控制模块与 0TP存储器模块相连，并通过0TP存储器模块实现对电路各种参数的设置。2.根据权利要求1所述的单线可编程电路，其特征在于，所述0TP的其中一位0TPL 同其他位不同，其状态不受0TP读/写的影响，其状态只有在该位0TP熔断完成前后发生变 化(1变0或0变1)，而且0TPL在整组0TP的熔断的过程中是最后被熔断的，其状态用于 控制模拟开关Sl，S2，S3的状态及0TP控制模块的状态。3.根据权利要求2所述的单线可编程电路，其特征在于，当0TPL完成熔断过程后， 0TPL的输出使得S1由断开变为导通，主电路的输出通过模拟开关S1接到OUT上。4.根据权利要求2所述的单线可编程电路，其特征在于，0TP控制模块中在0TPL完成 熔断之前，控制主电路的各种可编程参数；当0TPL熔断完成后，主电路改由0TP模块的输出 状态控制，0TP熔断时利用0TP控制模块，逐位进行熔断。5.根据权利要求2所述的单线可编程电路，其特征在于，当0TPL完成熔断过程后，可 以选择用0TPL的输出使得S2由导通变为断开，在0TPL熔断后，OUT接口将只连接到主电 路而同用来实现0TP编程的接口断开。6.根据权利要求2所述的单线可编程电路，其特征在于，如果电路在完成0TP熔断 后不再需要时钟(0SC)继续存在，可以选择用0TPL的输出改变开关S3的状态，使系统时钟 (0SC)进入休眠状态。7.根据权利要求1所述的单线可编程电路，其特征在于，0TPL熔断完成后的瞬间到其 输出控制信号控制Sl，S2，S3及0TP控制模块的瞬间有一定的延时时间。8.—种权利要求1所述单线可编程系统电路的编程系统，其特征在于，所述上位机 包括:具有上拉电阻的双向I/O接口，通过开关S4与权利要求1所述OUT接口相连；具有 高输入阻抗的测量仪表/测量电路，通过开关S5与权利要求1所述所述OUT接口相连；当 需要向电路读/写0TP的数据和熔断0TP时，开关S4导通，开关S5断开；如果需要读取主 电路的输出，开关S4断开，开关S5导通。9.根据权利要求1所述的单线可编程电路，其特征在于，权利要求1所述的0TP可以用 其他形式的储存器，如EEPROM、MTP、FLASH等代替。
【文档编号】G01R31/3181GK105988078SQ201510091110
【公开日】2016年10月5日
【申请日】2015年2月28日
【发明人】郑政
【申请人】智恒（厦门）微电子有限公司