一种基于arm9的车载导航终端gps导航仪的制作方法
【专利摘要】一种基于ARM9的车载导航终端GPS导航仪，它包括CPU设计板块、存储器系统、接口电路设计板块以及电源管理模块，所述存储器系统包括两片HY57V561620BT?H并联构建32位的SDRAM存储器，两片HY57V561620BT?H包括一片高16位芯片以及一片低16为芯片。本实用新型能解决现有车载导航系统存在的存储器系统无法满足嵌入式操作系统及各种相对较复杂的功能运行要求的问题。
【专利说明】
一种基于ARM9的车载导航终端GPS导航仪
技术领域
[0001]本实用新型涉及一种导航仪，具体涉及一种基于ARM9的车载导航终端GPS导航仪。
【背景技术】
[0002]现有车载导航系统主要存在以下问题:其一，由于整个系统的信息需求和大量数据的采集，目前大多数系统采用32位的SDRAM存储器，无法满足嵌入式操作系统及各种相对较复杂的功能运行要求，而且外部环境的时刻变化会对采集的数字电压信号产生干扰，需要对其进行稳定控制;其二，由于GPS模块的供电电路不是很稳定且存在接口电路对数字信号(电压)变化的迟滞现象，从而导致天线不能够完整接收信号，网络信号弱和谐波干扰都会对定位有影响，无法保证定位精度高，从而引起了导航的误差，反应速度慢等不良因素。因此，车载导航系统还不成熟，实时交通信息发布和完善的导航电子地图的提供与更新机制都缺乏实际解决方案和途径。
[0003]申请公布号为CN103121436 A的中国专利公开了一种汽车导航监控系统，该类系统包括有ARM主控芯片，ARM主控芯片分别连接有GPS模块、GPRS模块、监控显示模块、报警模块和指纹门禁模块，该类系统普遍存在上述缺陷。
【发明内容】
[0004]本实用新型所要解决的技术问题是针对上述现有技术的不足，而提供的一种基于ARM9的车载导航终端GPS导航仪，它能解决现有车载导航系统存在的存储器系统无法满足嵌入式操作系统及各种相对较复杂的功能运行要求的问题。
[0005]实用新型的目的是这样实现的:
[0006]—种基于ARM9的车载导航终端GPS导航仪，它包括CPU设计板块、存储器系统、接口电路设计板块以及电源管理模块，所述存储器系统包括两片HY57V561620BT-H并联构建32位的SDRAM存储器，两片HY57V561620BT-H包括一片高16位芯片以及一片低16为芯片。
[0007]上述两片HY57V561620BT-H作为一个整体配置到DRAM/SDRAM，CPU设计板块包括型号为S3C2410A的芯片，两片HY57V561620BT-H的时钟CLK端接S3C2410A的SCLKO端；两片HY57V561620Err-H 的时钟使能端 CKE 接 S3C2410A 的 SCKE 端:两片 HY57V561620BT-H 的行地址锁存RAS、列地址锁存CAS、写使能WE端分别接S3C2410A的NSRAS端、NSCAS端、NSWE端；HY57V561620-H 的地址总线 All — AO 接 S3C2410A 的地址总线 ADDR11-ADDR0;HY57V641620 的组地址选择BS0，BS1接S3C2410A的地址总线ADDR13、ADDR14;高16位片的数据总线DQ15—DQO接S3C2410A的数据总线的高16位:DATA31 — DATA16，低16位片的数据总线DQ15—DQO接S3C2410A的数据总线的低16位:DATA16—DATA0;高16位片的数据I/O屏蔽UDQM，LDQM分别接S3C2410 的 nWBE3、nWBE2，低 16 位片的数据 I/O 屏蔽 UDQM，LDQM 分别接 SS3C2410A 的 Nwbel、NwbeO0
[0008]上述高16位的HY57V561620BT-H芯片的引脚19上并联电阻R601，电阻R601另一端输出为VDD33。
[0009]上述CPU设计板块包括型号为Falcom的JP7GPS模块。
[0010]本实用新型能带来以下技术效果:
[0011]I)所述一种基于ARM9新型高精度存储与供电稳定的高端车载GPS导航仪硬件设计，微处理器具有刷新控制逻辑，S3C2410A在片内具有独立的SDRAM刷新控制逻辑，可方便地与SDRAM接口。
[0012]2)所述一种基于ARM9新型高精度存储与供电稳定的高端车载GPS导航仪硬件设计，系统选用两片同步动态随机存储器器件并联构建32位存储器系统，可满足嵌入式操作系统及各种相对较复杂的功能运行要求。
[0013]3)所述一种基于ARM9新型高精度存储与供电稳定的高端车载GPS导航仪硬件设计，VDD33可为GPS芯片相应引脚提供信号电压，为了防止其他电压信号的干扰，每个输出并联六个滤波电容进行滤波稳定，大大保证了数字信号的准确性和最小误差。
[0014]4)所述一种基于ARM9新型高精度存储与供电稳定的高端车载GPS导航仪硬件设计，GPS模块接口电路经过实时测试和改进，采用差分定位，能为用户提供连续、实时的三维位置，三维速度和精密时间。
[0015]5)所述一种基于ARM9新型高精度存储与供电稳定的高端车载GPS导航仪硬件设计，具有稳定可靠的供电电源电路，该电路输出电压精确、输出纹波小、电路简单可靠，同时具备工作产生的噪声低、反应速度快等特点。
[0016]6)所述一种基于ARM9新型高精度存储与供电稳定的高端车载GPS导航仪硬件设计，电源管理的接口电路设计可与GPS模块电路的电源部分进行联合设计，不仅减少了芯片体积，而且充分调用了引脚的多方面使用。
【附图说明】
[0017]下面结合附图和实施例对本实用新型作进一步说明:
[0018]图1为本为SDRAM与CPU芯片连接图；
[0019]图2为GPS模块接口电路图；
[0020]图3为GPS模块供电电源图；
[0021 ]图4为现有技术中GPS导航仪的系统框图。
【具体实施方式】
[0022]如图1至图3所示基于ARM9的车载导航终端GPS导航仪，它包括CPU设计板块、存储器系统、接口电路设计板块以及电源管理模块，其特征在于:所述存储器系统包括两片HY57V561620BT-H并联构建32位的SDRAM存储器，两片HY57V561620BT-H包括一片高16位芯片以及一片低16为芯片。
[0023]所述两片HY57V561620BT-H作为一个整体配置到DRAM/SDRAM，CPU设计板块包括型号为S3C2410A的芯片，两片HY57V561620BT-H的时钟CLK端接S3C2410A的SCLKO端；两片HY57V561620Err-H 的时钟使能端 CKE 接 S3C2410A 的 SCKE 端:两片 HY57V561620BT-H 的行地址锁存RAS、列地址锁存CAS、写使能WE端分别接S3C2410A的NSRAS端、NSCAS端、NSWE端；HY57V561620-H 的地址总线 All — AO 接 S3C2410A 的地址总线 ADDR11-ADDR0;HY57V641620 的组地址选择BS0，BS1接S3C2410A的地址总线ADDR13、ADDR14;高16位片的数据总线DQ15—DQO接S3C2410A的数据总线的高16位:DATA31 — DATA16，低16位片的数据总线DQ15—DQO接S3C2410A的数据总线的低16位:DATA16—DATA0;高16位片的数据I/O屏蔽UDQM，LDQM分别接S3C2410 的 nWBE3、nWBE2，低 16 位片的数据 I/O 屏蔽 UDQM，LDQM 分别接 SS3C2410A 的 Nwbel、NwbeO0
[0024]所述高16位的HY57V561620BT-H芯片的引脚19上并联电阻R601，电阻R601另一端输出为VDD33。
[0025]各个引脚对应与CPU的I/O连线，第一片芯片的输出引脚19上并联电阻R601，目的是为了保护输入引脚的电压不会过高而破坏芯片。所述电阻R601另一端输出为VDD33。所述VDD33为GPS芯片相应引脚提供信号电压，为了防止其他电压信号的干扰，每个输出的VDD33需要并联六个滤波电容进行滤波稳定，大大保证了数字信号的准确性和最小误差，共12个滤波电容。所述滤波电容C601至C612的另一端直接接地且电气参数均相同。
[0026]所述的一种基于ARM9新型高精度存储与供电稳定的高端车载GPS导航仪硬件设计的GPS导航仪模块硬件电路通过实时电路实验测试，GPS模块用于接收GPS卫星信号，并计算出车载终端目前所在位置。本系统采用的是Falcom的JP7GPS模块，JP7模块是由SiRFstarII芯片集和GPS内核组成，GPS内核包括:获取加速器、DGPS处理器、多路转移硬件及卫星跟踪器等。GPS模块通过串行口向CPU发送定位坐标，主控制器也可以向GPS模块发送设置命令，以控制GPS模块的状态和工作方式。GPS模块需要配备专门的GPS天线接收GPS卫星信号。一般在比较开阔的地区，需接收到三颗以上的GPS卫星信号才能进行准确定位。在移动终端系统中，把天线放置在车顶可以有比较好的定位效果。所述JP7的接口电路如图2所示，JP7芯片的I引脚通过并联电阻C3和电感LI，所述电感LI的另一端与电容C4相连，所述C3和C4的另一端接地且与天线相连，确保天线的信号完整接收，减少干扰，这样可以有比较好的定位效果。所述开7芯片引脚7、引脚16、引脚25、引脚27、引脚30、引脚31接电阻1?1、1?2、1?3、1?4、1?5、R6，阻值均相同。所述JP7芯片引脚32、引脚34分别接滤波电容Cl和C2，所述电容Cl和C2另一端直接接地。如图3所示，所述GPS模块具有稳定可靠的供电电源电路，所述VDD33由外接电路构成，一端连接发光二极管LED(GPS_RUN)，当芯片正常供电时，LED亮，表示GPS正常供电。所述的LED(GPS_RUN)另一端通过R7连接三极管Ql的第一引脚，所述Ql的第二引脚端并联电阻R8和R9，所述R8的另一端连接到JP7的输入信号GPS_TXD输入端，所述Ql第三引脚端和R9的另一端直接接地，保证定位精度高，采用差分定位，精度可达厘米级和毫米级。所述VDD33通过外接电路为VDD44提供信号电压源，第一线路连接发光二极管LED(POWER)，灯亮表示电源功能正常工作。所述发光二极管LED另一端接电阻R10，所述RlO另一端直接接地。第二线路连接一个二极管D1，所述Dl另一端连接VDD44，可以实施信号电压单向导通，保护芯片;第三线路为并联的两个滤波电容C5和C6组成，最后两电容另一端一起直接接地，该供电电源电路输出电压精确、输出纹波小、电路简单可靠，同时具备工作产生的噪声低、反应速度快等特点。
[0027]另外，可选的，公开号为CN1854750A的中国专利公开了一种自动执行导航软件的方法，该方法可以用于烧入本申请中的GPS内核中。
[0028]采用上述结构，使用时，微处理器具有刷新控制逻辑，S3C2410A在片内具有独立的SDRAM刷新控制逻辑，可方便地与SDRAM接口，系统选用两片同步动态随机存储器器件并联构建32位存储器系统，可满足嵌入式操作系统及各种相对较复杂的功能运行要求。
【主权项】
1.一种基于ARM9的车载导航终端GPS导航仪，它包括CPU设计板块、存储器系统、接口电路设计板块以及电源管理模块，其特征在于:所述存储器系统包括两片HY57V561620BT-H并联构建32位的SDRAM存储器，两片HY57V561620BT-H包括一片高16位芯片以及一片低16为芯片。2.根据权利要求1所述的一种基于ARM9的车载导航终端GPS导航仪，其特征在于:所述两片HY57V561620BT-H作为一个整体配置到DRAM/SDRAM，CPU设计板块包括型号为S3C2410A的芯片，两片 HY57V561620BT-H 的时钟 CLK 端接 S3C2410A 的 SCLKO 端；两片 HY57V561620Err-H的时钟使能端CKE接S3C2410A的SCKE端:两片HY57V561620BT-H的行地址锁存RAS、列地址锁存CAS、写使能WE端分别接S3C2410A的NSRAS端、NSCAS端、NSWE端;HY57V561620-H的地址总线八11一40接530241(^的地址总线4001?11-400肋；!^57￥641620的组地址选择850，851接S3C2410A的地址总线ADDR13、ADDR14;高16位片的数据总线DQ15—DQO接S3C2410A的数据总线的高16位:DATA31 — DATA16，低16位片的数据总线DQ15—DQO接S3C2410A的数据总线的低16 位:DATA16—DATA0;高 16 位片的数据 I/O 屏蔽 UDQM，LDQM 分别接 S3C2410 的 nWBE3、nWBE2，低16位片的数据I/O屏蔽UDQM，LDQM分别接SS3C2410A的Nwbel、NwbeO。3.根据权利要求2所述的一种基于ARM9的车载导航终端GPS导航仪，其特征在于:所述高16位的HY57V561620BT-H芯片的引脚19上并联电阻R601，电阻R601另一端输出为VDD33。4.根据权利要求1所述的一种基于ARM9的车载导航终端GPS导航仪，其特征在于:所述CHJ设计板块包括型号为Falcom的JP7 GPS模块。
【文档编号】G01S19/39GK205664839SQ201620536430
【公开日】2016年10月26日
【申请日】2016年6月3日
【发明人】王毅, 吴成明, 程维, 范声海, 袁泉, 陈逸馨, 陈代才
【申请人】三峡大学