专利名称：基于片上系统的嵌入式运动控制方法及装置的制作方法
技术领域：
本发明属于一种机电一体化的数控技术领域，具体地讲是一种基于片上系统(SoCSystem on Chip)的嵌入式运动控制方法及装置。
背景技术：
当前为了实现运动控制系统(包括数控机床)在软硬件方面的开放性，一般对开放式系统的研究集中在充分利用当前已经很成熟的PC(个人计算机)机软硬件平台。基于PC机的运动控制装置在结构和性能上都存在很大的局限性(1)没有定义独立的适合于数控加工控制的开放结构。
由于采用的是通用计算机平台，所具备的开放性都是计算机本身固有的开放特征，不是针对数控加工的特点来定义的，这种借鉴方式的代价结实完全依赖于计算机结构体系框架，PC计算机作为一个通用平台无论从底层硬件设计和操作系统环境上都没有对数控加工特殊性的考虑，因此不能很好地从根本上搭建数控平台。
(2)工控机模式的开放式数控系统不能很好地保证实时性和可靠性。
PC计算机在运行时由于采用通用的操作系统，占用了很大的系统资源，与数控加工无关的任务可能占去了系统更多的工作份额，他们干扰着系统对现场加工的及时响应，降低了系统对重要控制时间的处理速度，增加了PC计算机在运行时由于采用通用的操作系统，占用了很大的系统资源，与数控加工无关的任务可能占去了系统更多的工作份额，他们干扰着系统对现场加工的及时响应，降低了系统对重要控制时间的处理速度，增加了系统运行开销，这些都会导致系统的不稳定。
(3)工控机模式数控系统成本过高。
一台能满足数控加工速度要求的计算机至少需要投资数千元再配上运动控制卡，使得成本很难降低。而一块嵌入式微处理器才不过一百多元，所采用可编程器件的芯片也不过在百元左右，再加上所采用的实时控制系统是免费开放源代码的，不会有软件版权使用上的额外开销，这些都使得成本有了很大程度的降低。确保了申请专利具有很好的性能价格比。
发明内容
本发明公布了一种提高数控系统的实时性和可靠性，降低了系统体积成本的基于片上系统(SoCSystem on Chip)的嵌入式运动控制方法及装置，以克服上述的不足。
为实现上述发明目的，本发明采取的技术措施是整个SOC芯片采取模块化设计，系统的CPU(中央处理器)模块、控制模块、外围接口、插补运算模块和伺服控制模块采用IP(知识产权)核的方式，用VHDL(硬件描述语言)硬件描述语言实现，然后在引入测试矢量的基础上，通过仿真测试工具进行时序和功能上的仿真，最后功能完善的形成IP核库，在系统所有模块的IP核实现后，最后集成在一起就形成一个完整的数控硬件装置，然后经过整体调试即完成实时内核的设计。
本发明还提供了一种基于片上系统的嵌入式运动控制装置，它包括32位嵌入式微控制器CPU模块，外围接口、含插补模块的控制模块和数字伺服模块，其中微控制器CPU模块分别与控制模块和外围接口连接实现双向通讯，数字伺服模块输入端接收控制模块的输出信号，其输出信号给所控制的主轴电机和进给电机，外围接口与外部设备相连接。
上述32位嵌入式微控制器CPU模块采用32位ARM(一种精简指令体系的微处理器)微处理器IP核克服基于通用PC机结构的控制系统在体积功耗方面的缺陷，实现人机接口、网络接口、系统管理界面、仿真显示和G代码编译功能。
上述插补模块采用哈佛结构的DSP(数字信号处理器)软IP核实现高速实时的插补算法，采用两级插补方案，第一步由微处理器的IP核将加工对象的加工轮廓按照数据采样插补算法分割成若干直线段，以进行粗插补；第二步采用硬件IP核对粗插补输出的微小线段进行精插补，输出控制脉冲。
上述数字伺服模块采用模糊PID(比例、积分、微分)控制算法软IP核实现伺服控制的模糊化、模糊推理(包括模糊规则的存储)、非模糊化和PID参数调整功能。
本发明在一块芯片上实现32位嵌入式微控制器IP核、插补IP核和数字伺服IP核，可以针对不同的机床、不同的加工对象、不同数目的进给轴、不同的伺服电机，灵活地选取和配置不同功能的IP核。由于本发明采用了以上技术方案，提高了系统的实时性、可靠性和可重用性，降低了系统体积和成本。
图1为本发明的整体结构框图。
图2为微控制器IP核的结构图。
图3为插补模块的IP核的结构图。
图4为数字伺服模块的IP核的结构图。
图5为PID模块的实现的示例图。
具体实施例方式
下面结合附图和实施例对本发明作出进一步详细的说明。
本发明在一块芯片上实现32位嵌入式微控制器IP核、插补IP核和数字伺服IP核。其工作过程是用户输入G代码后，由微控制器IP核中的代码解释器将代码翻译成数控系统能控制各个电机的指令，包括G指令、M指令、S指令和T指令等。然后微控制器将翻译后的指令传输给插补IP核模块，由插补模块进行粗插补和精插补，输出控制脉冲给数字伺服IP核模块。
在图1中，包括了32位嵌入式微控制器IP核，插补IP核和数字伺服IP核。其中G代码解释模块是核心模块。其工作过程是用户输入G代码后，由代码解释器将代码翻译成数控系统能控制各个电机的指令，包括G指令、M指令、S指令、F指令和T指令等。当执行G指令时，系统调用插补算法模块、补偿模块和位置控制模块，直接控制进给电机的运动。G代码程序中的M指令、S指令和T指令等属于附加指令，是数控系统实施外部操作的重要功能，如控制主轴电机的起停、冷却液的开关、夹具的松夹、润滑的工作、防护门的开关等。当G代码解释器执行到附加指令时，它把控制代码送到PLC，由PLC译码辨别数控程序的操作要求，再通过PLC程序控制外部电路执行，系统中的PLC模块用软件实现，可以节约成本和减小体积。PLC除了执行M、T、S指令外，还接受控制面板上的一些I/O信号以及系统中的显示、报警等信号。插补、补偿和位置控制等模块是系统中的核心，其精度和实时性是数控系统性能的重要指标。伺服单元对系统输出的控制信号进行放大、整形后，直接驱动各个电机的单元。外围接口模块是系统与其他外围设备的接口，实现友好的人机交互界面。
在图2中，实现的是32位的ARM微处理器，包括算术逻辑单元ALU、累加器ACC、程序计数器PC、指令寄存器IR等核心单元和MMU、高速缓存、系统总线和外围总线、串行通信、看门狗等接口模块。其工作步骤如下(1)从存储器读取指令。
(2)译码以鉴别它是哪类指令。
(3)从寄存器中取出操作数。
(4)将操作数组合，得到结果或者存储器地址。
(5)将结果写回寄存器。
在图3中，采用两级插补方案，将插补任务分成两步完成。第一步由CPU模块先将加工对象的加工轮廓按照数据采样插补算法分割成若干直线段，以进行粗插补。第二步采用硬件IP核对粗插补输出的微小线段进行精插补，输出控制脉冲。插补器IP由CPU接口模块、数据缓冲处理模块、脉冲产生模块和伺服接口模块组成。其中脉冲产生模块是核心部分，由累加器和分频器实现。它使用DDA插补原理，包括各联动坐标轴累加器和计数器两部分，同时采用分频器对溢出脉冲进行分频，以改善溢出脉冲的不均匀性。
在图4中，采用模糊PID控制算法实现伺服控制。首先确定一单位时间T作为采样周期，在每个采样周期内对电机的实际速度进行采样，将采样值与额定的转速比较后，再通过微分和积分运算来得到实际的控制指令。整个模糊PID控制IP核由4个部分组成，他们分别是模糊化、模糊推理(包括模糊规则的存储)、非模糊化和PID参数调整。
在图5中，PID模块由比例、积分和微分电路构成，P、I和D三部分分别完成公式中的Kp[e(k)-e(k-1)]、Kie(k)和Kd[e(k)-2e(k-1)+e(k-2)]运算，他们分别由寄存器、加法器、减法器和乘法器构成，其中寄存器临时存储前一次或两次时钟周期的值，系数Kp、Ki和Kd可以调整。
上述叙述给出了本发明的一个具体实施例，其IP核功能的选取和实现可以有多种方式，本领域的技术人员可根据实际要求选择合适的实现方式。
本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。
权利要求
1.一种基于片上系统的嵌入式运动控制方法，其特征在于整个片上系统(SOC)芯片采取模块化设计，系统的CPU模块、控制模块、外围接口、插补运算模块和伺服控制模块采用IP核的方式，用VHDL硬件描述语言实现，然后在引入测试矢量的基础上，通过仿真测试工具进行时序和功能上的仿真，最后功能完善的形成IP核库，在系统所有模块的IP核实现后，最后集成在一起就形成一个完整的数控硬件装置，然后经过整体调试即完成实时内核的设计。
2.一种基于片上系统的嵌入式运动控制装置，其特征在于包括32位嵌入式微控制器CPU模块，外围接口、含插补模块的控制模块和数字伺服模块，其中微控制器CPU模块分别与控制模块和外围接口连接实现双向通讯，数字伺服模块输入端接收控制模块的输出信号，其输出信号给所控制的主轴电机和进给电机，外围接口与外部设备相连接。
3.如权利要求2所述的基于片上系统的嵌入式运动控制装置，其特征在于32位嵌入式微控制器CPU模块采用32位ARM微处理器IP核克服基于通用PC机结构的控制系统在体积功耗方面的缺陷，实现人机接口、网络接口、系统管理界面、仿真显示和G代码编译功能。
4.如权利要求2所述的基于片上系统的嵌入式运动控制装置，其特征在于插补模块采用哈佛结构的DSP软IP核实现高速实时的插补算法，采用两级插补方案，第一步由微处理器的IP核将加工对象的加工轮廓按照数据采样插补算法分割成若干直线段，以进行粗插补；第二步采用硬件IP核对粗插补输出的微小线段进行精插补，输出控制脉冲。
5.如权利要求2所述的基于片上系统的嵌入式运动控制装置，其特征在于数字伺服模块采用模糊PID控制算法软IP核实现伺服控制的模糊化、模糊推理、非模糊化和PID参数调整功能。
全文摘要
本发明涉及一种基于片上系统的嵌入式运动控制方法及装置，整个SOC芯片采取模块化设计，系统的模块采用IP核的方式，用VHDL硬件描述语言实现，然后在引入测试矢量的基础上，通过仿真测试工具进行时序和功能上的仿真，最后功能完善的形成IP核库，在系统所有模块的IP核实现后，最后集成在一起就形成一个完整的数控硬件装置，然后经过整体调试即完成实时内核的设计。本发明在一块芯片上实现32位嵌入式微控制器IP核、插补IP核和数字伺服IP核，可以针对不同的机床、不同的加工对象、不同数目的进给轴、不同的伺服电机，灵活地选取和配置不同功能的IP核。由于本发明采用了以上技术方案，提高了系统的实时性、可靠性和可重用性，降低了系统体积和成本。
文档编号G05B15/02GK1752874SQ20051001933
公开日2006年3月29日 申请日期2005年8月22日 优先权日2005年8月22日
发明者周祖德, 李方敏, 刘泉, 徐成, 尹勇 申请人:武汉理工大学