专利名称：交换式电压产生电路的制作方法
技术领域：
本发明涉及集成电路，特别涉及交换式电压产生器。
技术背景集成电路通常形成于半导体芯片上。半导体芯片上的集成电路由电源供应器来提供电力，以提供操作电压(通常称为VDD)。因此，集成电路的电压 通常介于0伏特的接地电压与操作电压VDD的范围之间。为了提升集成电路的可靠度与性能，也许会需要使用超出一般电压范围 的电压(高于操作电压VDD或是低于接地电压0伏^^的电压)。具有这样需求 的范例电路包括操作于动态电力下的静态随机存取存储器(static random access memory, SRAM)。通过提供低于0伏特或是高于操作电压VDD的电压 至SRAM单元可提升SRAM单元的读取与写入边缘。图1显示传统交换式电压产生电路，包括彼此串联的P型金属氧化物半 导体(PMOS)晶体管2以及N型金属氧化物半导体(NMOS)晶体管4。 PMOS 晶体管2以及NMOS晶体管4耦接于接地点与操作电压VDD之间，并且形 成反相器，使得节点8处的电压V8为节点6处的电压V6的反相。电容IO 串联至负载电容12，其中负载电容12可以为负载电路的等效电容。节点处的时钟信号的电压切换于0伏特与操作电压VDD之间。当电压 V6从0伏特上升至VDD时，电压V8会从VDD下降至0伏特。因此，位 于节点14处的电压V14会从初始电压VI降低为较低电压V2。若将VI设 定为0伏特，则V2将会低于0伏特，两者之间的关系如下V2=-VDDXC12/(C10+C12)[方程式1]其中C10与C12分别为电容10与12的电容值。因而产生了小于接地电 压的交换式电压。图1的电路也可用来产生大于VDD的电压。当电压V6从操作电压VDD 降低为0伏特时，电压V8会从0伏特上升至操作电压VDD。因此，节点14处的电压V14会从初始电压V3上生为较高的电压V4。若将V3设定为VDD， 则V4将会大于VDD，两者之间的关系如下V4=VDDXC12/(C10+C12)+VDD [方程式2]方程式1与方程式2显示交换式电压V2与V4与操作电压VDD线性相 关。这样的交换式电压会受到限制。例如，若负载电路的性能受到温度的改 变而产生偏移，则期望交换式电压也会随着温度产生偏移，以消除负载电路 的偏移效应。然而，传统交换式电压产生电路无法提供这样的功能。因此， 需要更有弹性的交换式电压产生电路。发明内容有鉴于此，本发明提供一种交换式电压产生电路，用以在具有负载电容的负载电路产生交换式电压。交换式电压产生电路包括偏压电路，具有第 一端，耦接至具有操作电压的第一电源节点，以及第二端，耦接至低电压参 考电位，其中位于第一端的电压以非线性的方式与操作电压相关；充电电容， 具有第一端，耦接至负载电路的；充电路径，位于充电电容的第二端与偏压 电路的第一端之间，其中充电路径对应于时钟信号；放电路径，位于充电电 容的第二端与低电压参考电位之间，其中放电路径对应于时钟信号；以及切 换电路，耦接于充电电容的第一端，用来设定充电电容的第一端的电压，其 中切换电路对应于时钟信号。根据本发明的交换式电压产生电路，其中上述充电路径包括PMOS晶体 管，具有源极耦接至上述偏压电路的第一端，上述放电路径包括NMOS装置， 具有源极耦接至上述低电压参考电位，其中上述PMOS晶体管的漏极耦接至 上述NMOS晶体管的漏极，且其中上述PMOS晶体管的栅极以及上述NMOS 晶体管的栅极都耦接至上述时钟信号。根据本发明的交换式电压产生电路，其中上述偏压电路的第一端为小于 上述操作电压的常数电压。根据本发明的交换式电压产生电路，其中上述偏压电路包括二极管。根据本发明的交换式电压产生电路，还包括耦接于上述操作电压与上述 偏压电路的第一端之间的电流源。根据本发明的交换式电压产生电路，其中上述低电压参考电位为接地再者，本发明提供一种交换式电压产生电路，包括用来提供电流的电 流源；用来接收电流的偏压电路，其中偏压电路具有第一端以及耦接至低电 压参考电位的第二端，且其中位于偏压电路的第一端的电压与交换式电压产生电路的电源供应电压的漂移无关；充电电容，具有耦接至负载电路的第一 端；充电路径，位于充电电容的第二端与偏压电路的第一端之间，其中充电 路径对应于时钟信号；放电路径，位于充电电容的第二端与参考电位之间， 其中放电路径对应于时钟信号；以及切换电路，耦接至充电电容的第一端， 用来设定充电电容的第一端的电压，其中切换电路对应至时钟信号。根据本发明的交换式电压产生电路，其中上述偏压电路的第一端的电压 小于上述电源供应电压。根据本发明的交换式电压产生电路，其中上述偏压电路包括具有临界电 压的MOS晶体管，且其中上述偏压电路的第一端的电压为上述临界电压的 函数。根据本发明的交换式电压产生电路，其中上述充电路径包括PMOS晶体 管，且其中上述放电路径包括NMOS晶体管，且其中上述PMOS晶体管的 漏极耦接至上述NMOS晶体管的漏极，且其中上述PMOS晶体管的栅极与 上述NMOS晶体管的栅极彼此内连。再者，本发明提供一种交换式电压产生电路，包括用来提供电流的电 流源；用来接收电流的偏压电路，其中偏压电路具有第一端以及耦接至参考 电位的第二端，且其中偏压电路的第一端的电压为电阻性装置的电阻值的函 数；PMOS晶体管，具有耦接至偏压电路的第一端的源极；NMOS晶体管， 具有耦接至PMOS晶体管的漏极的漏极以及耦接至PMOS晶体管的栅极的 栅极，其中PMOS晶体管与NMOS晶体管的栅极耦接至时钟信号；充电电 容，具有第一端，耦接至PMOS晶体管与NMOS晶体管的漏极，以及第二 端，耦接至负载电路；以及切换电路耦接至充电电容的第二端，用来设定充 电电容的第二端的电压，其中切换电路对应于时钟信号。根据本发明的交换式电压产生电路，其中上述偏压电路的第一端的电压 不是上述交换式电压产生电路的电源供应电压的函数。根据本发明的交换式电压产生电路，其中上述偏压电路还包括额外7NMOS晶体管，与上述电阻性装置串联，且其中上述额外NMOS晶体管的 栅极与漏极彼此内连，且其中上述偏压电路的第一端的电压与上述额外 NMOS晶体管的临界电压呈线性关系。根据本发明的交换式电压产生电路，其中上述偏压电路还包括与上述电 阻性装置串联的二极管。本发明实施例的特征在于与电源供应电压呈非线性相关，以提供较具弹 性的设计。
图1显示传统交换式电压产生电路的示意图，其中所产生的交换式电压 与操作电压VDD呈线性正比。图2显示根据本发明实施例所述的交换式电压产生电路，其中所产生的 交换式电压与操作电压VDD非线性相关。图3与图4显示交换式电压产生电路的不同节点的电压。图5至图7实现如图2所示的实施例。其中，附图标记说明如下2 PMOS晶体管 10~电容 C 充电电容 1 电流4 NMOS晶体管 12、 CL 负载电容 Dl Dn 二极管 VDD 操作电压 VSS 参考电位MP、 MN、 MN' 晶体管 6、 8、 14、 B、 CK1、 CK2、 CP 节点 Vo、 Vpre、 Vneg、 VCK1、 VCK2、 VCP 电压具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举 出较佳实施例，并配合附图，作详细说明如下-实施例以下将介绍根据本发明所述的较佳实施例。必须说明的是，本发明提供 了许多可应用的发明概念，所公开的特定实施例仅是说明达成以及使用本发明的特定方式，不可用以限制本发明的范围。本发明提供一种新的电压产生电路。以下将会讨论本发明实施例的变化 与操作。在本发明实施例中所有相同的元件都使用相同的标号。图2显示交换式电压产生电路的电路图，包括耦接于操作电压VDD与 低电压参考电位VS之间的偏压电路。操作电压VDD又叫做电源供应电压 VDD。参考电位VSS通常会被设定为O伏特(接地电压)，然而其亦可以被设 定为较高或较低的电压。偏压电路可以为简单的装置，例如电阻、二极管、 金属氧化物半导体晶体管或是包括多个装置的电路。偏压电路于节点B处产 生电压Vo。反相器包括与偏压电路并接的PMOS晶体管MP以及NMOS晶 体管MN，因此电压Vo供应至反相器。交换式电压产生电路还包括充电电 容C(其电容值也标示为C)以及具有负载电容为CL的负载电路，其中负载电 容CL为负载电路的等效电容。额外的电容可以内建于负载电路中，以将负 载电容CL调整为期望的值。切换于高电压与低电压之间(例如切换于电力供 应电压VDD与参考电位VSS)的时钟信号供应至节点CK1，节点CK1耦接 至晶体管MP与MN的栅极。因此于节点CP处产生交换式电压VCP。交换式电压产生电路还包括切换电路，其可以在时钟信号的期望时间将 节点CP连接至期望电压。例如，为了产生小于VSS的交换式电压，切换电 路于节点CK1为低电压时将节点CP连接至接地点，并且当节点CK1处的 电压VCK1开始上升之前将节点CP与接地点分离。相反的，为了产生大于 操作电压VDD的交换式电压，切换电路于节点CK1为高电压时将节点CP 连接至操作电压VDD，并且当节点CK1处的电压VCK1开始下降之前将节 点CP与操作电压VDD分离。偏压电路可于节点B处产生偏压Vo。在本发明实施例中的电压Vo以非 线性的方法与操作电压VDD呈现相关，可以是与操作电压VDD呈非线性相 关或是独立于电压VDD。很显然的，电压Vo小于操作电压VDD。在此实 施例中，电压Vo可以为温度的函数或是MOS晶体管的临界电压的函数。相 反的，电压Vo可以不受温度或是MOS晶体管的临界电压的影响。在其他实 施例中，电压Vo为不受操作电压VDD变化影响的常数。由于电压Vo以非 线性的方法与操作电压VDD呈现相关，若操作电压向上或向下漂移，则电 压Vo将不会与操作电压VDD的漂移呈线性漂移。以下将会简单的说明图2的交换式电压产生电路的操作。接下来的讨论
以vss^伏特为前提。即使vss不为接地电压，本领域技术人员也可判断
其操作。图3显示节点CK1、CK2与CP处以时间为函数的电压VCK1、VCK2 与VCP。在时钟周期的初期，节点CK1处的电压VCK1为低电位，因此晶 体管MP为导通且晶体管MN为不导通。由于节点CK2处的电压VCK2与 Vo相同，因此电压VCK2为高电位。电容CL与C因此会被充电。假设此 时节点CP处的电压为Vpre(可以通过切换电路来设定)，因此可推得节点CP 处的总电荷Q1为
Ql=VpreX CL+(Vpre-Vo)*C [方程式3]
此切换电路接下来会与节点CP分离。当节点CK1处的信号电压VCK1 上升为高电压(例如VDD)，则晶体管MP为不导通且晶体管MN为导通。节 点CK2处的电压VCK2因而降低为VSS(可能是0伏特)。假设节点CP处的 电压为Vneg，则可推得节点CP处的总电荷为
Q2=Vneg X CL+Vneg*C [方程式4]
由于节点CP处的电荷于反相器翻转前后都相同，因此Q^Q2。将方程 式3与方程式4结合可推导出
Vneg=Vpre-VoXCL/(CL+C)[方程式5]
因此，通过切换电路将电压Vpre设定为0伏特可得到
Vneg=-Vo X CL/(CL+C)[方程式6]
由于Vo与操作电压VDD不是线性相关，因此交换式电压Vneg与操作 电压VDD也不是线性相关。
图2中的电路也可用来产生比VDD更高的电压。图4显示以时间为函 数的电压VCK1、 VCK2与VCP。在一个时钟周期中，节点CK1处的电压 VCK1从VDD切换为VSS，因此节点CK2处的电压VCK2从VSS切换为 Vo。因此，节点CP处的电压VCP会从Vpre增加为Vpos，其中通过切换电 路可以将电压Vpre设定为期望的值。通过推导方程式3-5相同的方法，可推 导出节点CP处的电压Vpos为
Vpos=Vo X CL/(CL+C)+Vpre [方程式7]
若Vpre为VDD，则Vpos大于VDD，由于电压Vo与操作电压VDD不 是线性相关，因此Vpre与Vpos两者差Vpos-Vpre与操作电压VDD并不为线性相关。
在半导体芯片上具有广泛的交换式电压产生电路，包括第一交换式电压 产生电路以及第二交换式电压产生电路，两者都具有如图2的架构。第一与
第二交换式电压产生电路的偏压电路(如同图5至图7的电流源)可能是相同 或不同的。第一交换式电压产生电路用来产生大于VDD的电压，且第二交 换式电压产生电路用来产生低于VSS的电压。因此，第一交换式电压产生电 路中的切换电路的操作与第二交换式电压产生电路中的切换电路不同。值得 注意的是，第二交换式电压产生电路中的切换电路将其节点CP连接至VDD 的时间与第一交换式电压产生电路中的切换电路将其节点CP连接至VDD的 时间不同。
图5实现图2所显示的电路，包括提供电流I的电流源。假设具有阻抗 Rload以及电压Vo的偏压电流取决于IXRload，若电流I为常数电流或是非 线性正比于操作电压VDD，则IXRload与操作电压VDD无关。在此实施 例中，电流I为常数电流源且偏压电路为电阻。因此，即使操作电压VDD 产生漂移，节点B处的电压Vo并不会跟着漂移。
图6更进一步实现图2所显示的电路，其中偏压电路包括MOS晶体管 MN'以及串联的偏压子电路。MOS晶体管MN'的漏极与栅极彼此内连。节 点20处的电压可因而表示为IXRload'+Vt，其中Vt为MOS晶体管MN'的 临界电压，且电阻Rload，为偏压子电路的电阻。假设偏压子电路具有电阻性， 则可将方程式5表示为
Veng-Vpre-(IXRload+Vt) XCL/(CL+C) [方程式8]
图6中所显示本发明的特征在于交换式电压Vneg会追踪临界电压Vt的 变化。通过将MON晶体管MN'设计为与负载电路中的MOS晶体管相似， 至少可消除部分负载电路中临界电压漂移所造成的负面影响。例如，若负载 电路中MOS晶体管的临界电压Vt不预期的向上漂移或向下漂移，则交换式 电压(可能供应至负载电路中MOS晶体管的栅极)也会向上漂移或向下漂移， 如此便可消除Vt漂移所带来的负面影响。
在另一实施例中，交换式电压可追踪温度。图7显示本发明实施例，其 中偏压电路包括与偏压子电路串联的多个二极管D1至Dn， 二极管具有电阻 性特性。本领域技术人员都了解，若二极管串联至电阻性电子装置，则二极管的压降具有负的温度系数。因此，所产生的交换式电压具有负的温度系数。 交换式电压的方程式如下-
Vpre-Vneg=(IXRload+Vdiodes) XCL/(CL+C) [方程式9]
其中电压Vdiode为二极管Dl至Dn上的压降，并且具有负温度系数。 通过将交互式电压从操作电压VDD去耦，本发明实施例显然对电路设 计提供较大的弹性。
本发明虽以较佳实施例公开如上，然其并非用以限定本发明的范围，任 何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的变化与 修改，因此本发明的保护范围当视后附的权利要求所界定者为准。
权利要求
1. 一种交换式电压产生电路，用以在具有负载电容的负载电路产生交换式电压，其中上述交换式电压产生电路包括偏压电路，具有第一端，耦接至具有操作电压的第一电源节点，以及第二端，耦接至低电压参考电位，其中位于上述第一端的电压以非线性的方式与上述操作电压相关；充电电容，具有耦接至上述负载电路的第一端；充电路径，位于上述充电电容的第二端与上述偏压电路的第一端之间，其中上述充电路径对应于时钟信号；放电路径，位于上述充电电容的第二端与上述低电压参考电位之间，其中上述放电路径对应于上述时钟信号；以及切换电路，耦接于上述充电电容的第一端，用来设定上述充电电容的第一端的电压，其中上述切换电路对应于上述时钟信号。
2. 如权利要求1所述的交换式电压产生电路，其中上述充电路径包括 PMOS晶体管，具有源极耦接至上述偏压电路的第一端，上述放电路径包括 NMOS装置，具有源极耦接至上述低电压参考电位，其中上述PMOS晶体管 的漏极耦接至上述NMOS晶体管的漏极，且其中上述PMOS晶体管的栅极 以及上述NMOS晶体管的栅极都耦接至上述时钟信号。
3. 如权利要求1所述的交换式电压产生电路，其中上述偏压电路的第一 端为小于上述操作电压的常数电压。
4. 如权利要求1所述的交换式电压产生电路，其中上述偏压电路包括二 极管。
5. 如权利要求1所述的交换式电压产生电路，还包括耦接于上述操作电 压与上述偏压电路的第一端之间的电流源。
6. 如权利要求1所述的交换式电压产生电路，其中上述低电压参考电位 为接地点。
7. —种交换式电压产生电路，用以在具有负载电容的负载电路产生交换 式电压，其中上述交换式电压产生电路包括电流源，用来提供电流；偏压电路，用来接收上述电流，其中上述偏压电路具有第一端，以及耦接至低电压参考电位的第二端，且其中位于上述偏压电路的第一端的电压与 上述交换式电压产生电路的电源供应电压的漂移无关；充电电容，具有耦接至上述负载电路的第一端；充电路径，位于上述充电电容的第二端与上述偏压电路的第一端之间，其中上述充电路径对应于时钟信号；放电路径，位于上述充电电容的第二端与参考电位之间，其中上述放电 路径对应于上述时钟信号；以及切换电路，耦接至上述充电电容的第一端，用来设定上述充电电容的第 一端的电压，其中上述切换电路对应至上述时钟信号。
8. 如权利要求7所述的交换式电压产生电路，其中上述偏压电路的第一 端的电压小于上述电源供应电压。
9. 如权利要求8所述的交换式电压产生电路，其中上述偏压电路包括具 有临界电压的MOS晶体管，且其中上述偏压电路的第一端的电压为上述临 界电压的函数。
10. 如权利要求8所述的交换式电压产生电路，其中上述充电路径包括 PMOS晶体管，且其中上述放电路径包括NMOS晶体管，且其中上述PMOS 晶体管的漏极耦接至上述NMOS晶体管的漏极，且其中上述PMOS晶体管 的栅极与上述NMOS晶体管的栅极彼此内连。
11. 一种交换式电压产生电路，用以在具有负载电容的负载电路产生交换 式电压，其中上述交换式电压产生电路包括电流源，用来提供电流；偏压电路，用来接收上述电流，其中上述偏压电路具有第一端，以及耦 接至参考电位的第二端，且其中上述偏压电路的第一端的电压为一电阻性装 置的电阻值的函数；PMOS晶体管，具有耦接至上述偏压电路的第一端的源极；NMOS晶体管，具有耦接至上述PMOS晶体管的漏极的漏极，以及耦接 至上述PMOS晶体管的栅极的栅极，其中上述PMOS晶体管与NMOS晶体 管的栅极耦接至时钟信号；充电电容，具有第一端，耦接至上述PMOS晶体管与NMOS晶体管的 漏极，以及第二端，耦接至上述负载电路；以及切换电路，耦接至上述充电电容的第二端，用来设定上述充电电容的第 二端的电压，其中上述切换电路对应于上述时钟信号。
12. 如权利要求11所述的交换式电压产生电路，其中上述偏压电路的第 一端的电压不是上述交换式电压产生电路的电源供应电压的函数。
13. 如权利要求11所述的交换式电压产生电路，其中上述偏压电路还包括额外NMOS晶体管，与上述电阻性装置串联，且其中上述额外NMOS晶 体管的栅极与漏极彼此内连，且其中上述偏压电路的第一端的电压与上述额 外NMOS晶体管的临界电压呈线性关系。
14. 如权利要求11所述的交换式电压产生电路，其中上述偏压电路还包 括与上述电阻性装置串联的二极管。
全文摘要
一种交换式电压产生电路包括偏压电路，具有第一端，耦接至具有操作电压的第一电源节点，以及第二端，耦接至低电压参考电位，其中位于第一端的电压以非线性的方式与操作电压相关；充电电容具有第一端，耦接至负载电路的；充电路径，位于充电电容的第二端与偏压电路的第一端之间，其中充电路径对应于时钟信号；放电路径位于充电电容的第二端与低电压参考电位之间，其中放电路径对应于时钟信号；以及切换电路耦接于充电电容的第一端，用来设定充电电容的第一端的电压，其中切换电路对应于时钟信号。本发明的交换式电压产生电路与电源供应电压呈非线性相关，以提供较具弹性的设计。
文档编号G05F1/10GK101246374SQ200710109960
公开日2008年8月20日 申请日期2007年6月11日 优先权日2007年2月12日
发明者吴瑞仁, 周绍禹, 詹伟闵, 陈炎辉 申请人:台湾积体电路制造股份有限公司