专利名称：一种有源负电流调制的同步降压稳压复合电路及控制方法
技术领域：
本发明涉及模拟电路领域，尤其涉及开关稳压电路。
背景技术：
传统的开关模式同步降压(buck)稳压器，一般包括两个开关管(分别简称为上位开关管和下位开关管)，电路中还包括有电感元件。在轻载或无负载的情况下，下管导通时间过长可能导致电感电流IL减小到零并开始负向导通。该负向电感电流IL在死区时间两侧变化瞬间对下管产生电压应力，该电压应力一方面来自上管体二极管的压降，另一方面来自寄生元件的电压尖冲。因此，电感负电流值越大，相应的电压应力就越大。因此希望通过限制电感负电流值，来达到降低下管电压应力的目的。
而且，由于寄生参数的存在，下管的关断会在开关节点处造成高频振荡，其频率通常要比开关频率高得多。这会导致输出电压含有高频纹波，带来电磁干扰(EMI)，进而影响电路性能。现有技术采用无源RC缓冲电路来减轻上述影响，但这一技术也会降低电源效率。
发明内容
本发明的目的在于公开一种开关模式同步降压稳压复合电路，它包括一含下位开关管和上位开关管的降压稳压电路，产生低于输入电压的稳定输出电压，其特征在于进一步包括一有源负电流调制电路，电耦接所述下位开关并检测流经所述下位开关管的负电流，当检测到所述负电流时，所述有源负电流调制电路使下位开关管处于线性放大区，将所述负电流限制在一预定电流值。在轻载状态下，当下个开关周期到来而所述上位开关管导通时，所述有源负电流调制电路停止对所述下位开关管进行驱动，停止限制所述负电流。
该开关模式同步降压稳压复合电路进一步包括一LC滤波电路，电耦接至所述降压稳压电路，其中所述LC滤波电路接收通过所述上位开关管和所述下位开关管的开合动作产生的开关电压，并产生所述的稳定输出电压。所述上位开关管为至少一个n型金属氧化物半导体(nMOS)晶体开关管；所述下位开关管为至少一个n型金属氧化物半导体(nMOS)晶体开关管，并和所述上位nMOS晶体开关管串联。
其中降压稳压电路可进一步包括一第一栅极驱动电路，电耦接并驱动所述上位nMOS晶体开关管；一第二栅极驱动电路，电耦接并驱动所述下位nMOS晶体开关管；一脉冲宽度调制控制电路，电耦接并驱动所述第一栅极驱动电路和第二栅极驱动电路；一第一误差放大器，电耦接至一第一参考电压和一所述稳定输出电压的反馈信号。
当所述有源负电流调制电路检测到轻载状态下所述负电流时，控制所述第二栅极驱动电路工作于高阻输出状态。所述有源负电流调制电路可包括如下部件一比较器，电耦接至所述下位开关管，用于检测所述负电流；一电流镜，电耦接至所述比较器和所述降压稳压电路，使所述负电流等于所述预定电流值。
所述电流镜可进一步包括一n-沟道金属氧化物半导体(nMOS)晶体管，以二极管方式连接；一电流源，产生正比于所述预定电流值的电流；一缓冲器，同相输入端电耦接至所述电流源和所述nMOS晶体管的栅极和漏极，反相输入端电耦接至自身输出端和所述下位开关管的栅极。所述比较器可包括一同相输入端，一反相输入端和一输出端，其中反相输入端电耦接至所述下位开关管的源极/衬底，同相输入端电耦接至所述下位开关管的漏极。所述nMOS晶体管在尺寸上远小于所述下位开关管。所述有源负电流调制电路还可进一步包括一RS触发器，电耦接至所述第二栅极驱动电路和所述缓冲器。
所述降压稳压电路还可进一步包括一自举电路，为所述下位开关管和所述上位开关管提供正确的栅极驱动电压。
本发明的目的还在于公开一种用于控制开关模式降压稳压电路的方法，其中所述开关模式降压稳压电路包括一上位开关管和一下位开关管，该方法包括以下步骤检测流过所述下位开关管的电流是否在轻载状态下改变方向为负电流；当检测到所述负电流，使所述下位开关管工作于线性放大区；将所述负电流限制在一预定电流值。
该方法还可进一步包括产生一小于输入电压的稳定输出电压的步骤。
其中检测流过所述下位开关管的电流是否改变方向为负电流的步骤可为确定开关节点处的电压是否改变极性。使所述下位开关管工作于线性开通模式的步骤可包括监控所述开关模式降压稳压电路的反馈电压。使所述下位开关管工作于线性开通模式的步骤包括使所述下位开关管的驱动电路工作于高阻输出状态。将所述负电流限制在一预定电流值的步骤可进一步包括产生正比于所述预定电流值的参考电流；使所述负电流等于所述预定电流值。
当所述上位开关管被导通时，停止将所述下位开关管运行于线性放大区，停止将所述负电流限制于所述预定电流值。
本发明通过增加有源负电流调制电路实现了对下位开关管负电流的可靠控制，将其限制在一预定值，既可以降低电磁干扰的影响，又具有较高的电源效率。
附图用来解释本发明的各个具体实施方式
，其构成了本说明书的一部分。附图及其说明，用于解释本发明的基本原理。
图1为含有源负电流调制电路的开关模式buck稳压复合电路的结构框图。在本发明的一个实施例中，该有源负电流调制电路与buck稳压电路相耦接。
图2为含有源负电流调制电路的开关模式buck稳压复合电路的示意图。在本发明的一个实施例中，该有源负电流调制电路与buck稳压电路相耦接。
图3A为重载情况下，对应图2所示开关模式buck稳压复合电路中相应物理量的电压电流波形。
图3B为轻载情况下，对应图2所示开关模式buck稳压复合电路中相应物理量的电压电流波形。
图4为在本发明的一个实施例中，关于开关模式buck稳压复合电路控制方法的流程图。
具体实施例方式 图1为一个开关模式同步buck稳压复合电路100实施例的框图示意图。该开关模式同步buck稳压复合电路100包括一个buck稳压电路110和一个有源负电流调制电路120。在一种实施方式里，开关模式同步buck稳压复合电路100采用集成电路封装芯片形式，它包含如下开关管脚输入端IN 101，自举端BST102，开关节点端SW 103，接地端GND 104，反馈端FB 105和电压参考端REF106，其中电压参考端输入一外部参考电压VREF。在另一种实施方式中，参考电压VREF由开关模式同步buck稳压复合电路100内部生成。在输入端101，一个未经调节的输入电压VIN输入buck稳压复合电路100。在自举端BST102和开关节点端SW103之间连接一自举电容CBST 141，用于给buck稳压电路110的上位开关管和下位开关管提供正确的栅极驱动电压。在输入端IN 101和电气地119之间连接一输入电容CIN 142。在输出节点134，输出电压VOUT经采样用于反馈控制开关模式buck稳压电路110。
继续图1的说明，在开关节点端103，一LC滤波电路130连接到开关模式buck稳压复合电路100，用于从buck稳压电路110接收开关节点端电压。在一种实施方式中，输出滤波电路130为一电感L 131和一电容C 132的电耦接结构。电感L 131一端连接到开关节点端SW 103，另一端连接电容C 132和输出节点134，在输出节点134上，经调整的输出电压VOUT被引出。电容132的另一端连接电气地119。此外，输出节点134连接反馈电路150。其中反馈电路150包括电耦接的第一电阻151和第二电阻152。第一电阻151的一端连接输出节点134，另一端连接第二电阻152和反馈端105。第二电阻152的另一端连接电气地119。通过这个结构，经调整的输出电压VOUT经采样被反馈用于调节buck稳压电路110。
有源负电流调制电路120耦接至buck电路110，当检测到轻载状态下的负电流时，使下位开关管处于线性放大区，将负电流钳制在预定的电流值。
图2为开关模式同步buck稳压复合电路200的实施例。在这个实施例中，一n-沟道金属氧化物半导体(nMOS)上位开关晶体管M1 214(此后称“上位开关管214”)和一n-沟道金属氧化物半导体(nMOS)下位开关晶体管M2 216(此后称“下位开关管216”)相连接。其中，nMOS下位开关管216的漏极与LC滤波电路130的电感131在开关节点端103相连接，并与nMOS上位开关管214的源极(或衬底)相连接。nMOS下位开关管216的源极在接地端104与电气地119相连接。nMOS上位开关管214的漏极与输入端101和输入电容142相连接。
第一栅极驱动电路DR1 213与nMOS上位开关管214的栅极连接用于驱动nMOS上位开关管214。第二栅极驱动电路DR2 215与nMOS下位开关管216的栅极连接用于驱动nMOS下位开关管216。一脉冲宽度调制(PWM)控制电路212驱动第一栅极驱动电路DR1 213和第二栅极驱动电路DR2 215。在一种方式中，第一栅极驱动电路DR1 213包含连接到自举端BST 102的上拉端和连接到开关节点端SW 103的下拉端。PWM控制电路212由第一误差放大器A1 211驱动。其中第一误差放大器A1 211的同相端与电压参考端106连接用于接收一参考电压VREF，反相端与反馈端105相连。
有源负电流调制电路120包括一第一比较器C1 221，其中第一比较器C1 221的同相端连接nMOS下位开关管216的漏极，反相端连接nMOS下位开关管216的源极/衬底。在一种实施方式中，一RS触发器222的置位端S连接第一比较器C1 221的输出端，复位端R连接PWM控制电路212和第一栅极驱动电路DR1 213的输入端，输出端Q通过一电流镜耦接第二栅极驱动电路DR2215的第三态输入端TRI。
一以二极管方式连接的n-沟道金属氧化物半导体M3 224(“nMOS晶体管224”)电耦接至一第二误差放大器A2 223的同相输入端。其中，nMOS晶体管224的栅极与漏极相连并连接第二误差放大器A2 223的同相输入端，源极/衬底连接电气地119。第二误差放大器A2 223的反相端连接其输出端并和nMOS下位开关管216的栅极相连。第二误差放大器A2 223起到缓冲器的作用，使nMOS下位开关管216的栅源电压VGS与nMOS晶体管224的栅源电压一致。RS触发器222的Q端同时连接第二误差放大器A2 223的使能端EN。一电流源225连接nMOS晶体管224的栅极和漏极用于为nMOS晶体管224提供一固定电流I1。其中前述电流镜包括nMOS晶体管224、电流源225和第二误差放大器A2 223。
若一负向电流出现使得开关节点端103处的开关电压VSW高于电气地119，第一比较器C1 221检测到nMOS下位开关管216的漏源电压VDS极性的变化并输出高电平，将RS触发器222的输出端置高电平。高电平的Q通过第二误差放大器A2 223将第二栅极驱动电路DR2 215置于第三态即高阻输出状态。这样，nMOS下位开关管216维持在线性放大区，下位开关管负电流被限制在较小的电流值。
下面将结合图3A和图3B继续对电路200进行说明。图3A示出了电路200正常工作时的波形图300A。电压波形301A表示输入到nMOS上位开关管214栅极的第一栅极驱动电压VG1。电压波形302A表示输入到nMOS下位开关管216栅极的第二栅极驱动电压VG2。PWM控制电路212控制nMOS下位开关管216在nMOS上位开关管214导通之前截止，反之亦然，因此，无论输出电容是否将输出电压保持在需调整的水平，T1-T2，T3-T4，T5-T6和T7-T8为死区时间，该这些区间，上位开关管214和下位开关管216同时截止。
在第一个开关周期的T0-T1时间段，波形301A为高，上位开关管214呈导通状态。此时，波形302A为低电平，下位开关管216呈截止状态。此时，开关节点端SW 103和未经调整的输入电压VIN连接，反映于表示开关节点端SW 103处开关电压VSW的波形303A。在这段时间内，由波形304A表示的电感电流IL以的斜率上升。
接下来，在第一个死区时间内，即T1至T2内，上位开关管214和下位开关管216都处于截止状态，开关节点端103处电压和未经调整的输入电压VIN断开。电感131产生续流，通过下位开关管216的体二极管(未示出)导通。于是，在T1至T2的时间内，开关节点端SW103处电压VSW为-VF，见波形303A。其中，VF为下位开关管216的体二极管导通压降。在这段时间内，流过电感131的电感电流IL下降，见波形304A，下降斜率为 在T2到T3时间段，第二栅极驱动电压VG2为高，因此，下位开关管216被导通。相应的，开关节点端SW 103与电气地119相连，波形303A从-VF上升到零电压。在这段时间内，代表电感电流的波形304A斜率为 在T3-T4时间段，开关模式同步buck稳压复合电路200进入第二个死区时间。相应地，上位开关管214和下位开关管216同时处于截止状态。在这段时间内，电感电流IL继续通过下位开关管216的体二极管流向输出节点134。这样，波形303A下降到-VF。这样，代表电感电流的波形304A斜率为 T4以后，波形300A在后面的开关周期中重复这一过程，见图3A。
概况地说，在重载条件下，电感电流IL为正值，从开关节点端103流向输出节点134，比较器221向RS触发器222置位端S传送低电平信号。相应地，RS触发器222没有被置位，其输出端Q为低电平，不能使能第二误差放大器223，因此，第二栅极驱动电路不处于第三态或高阻输出状态。因此，buck稳压电路110控制开关模式buck稳压复合电路200的运行。
图3B为轻载情况下，对应图2所示开关模式buck稳压复合电路200中相应物理量的电压电流波形。从图中可以看出，有源负电流调制电路120已被激活，以限制通过下位开关管的负电流。该情况下，nMOS上位开关管214和nMOS下位开关管216被交替地导通和关断。图中，波形301B表示第一栅极驱动电压VG1，波形302B表示第二栅极驱动电压VG2。虽然同样是代表第二栅极驱动电压VG2的电压波形，但图3B中302B波形不同于图3A中302A波形，302B波形表示经过调制电路120调制后的电压。
在第一个开关周期的T0到T1时间段，第一栅极驱动电压VG1为高电平，第二栅极驱动电压VG2为低电平。参考图2，可知nMOS上位开关管214导通，开关节点端103与输入端101相连。因此，开关节点端电压VSW等于输入电压VIN，即VSW＝VIN。VSW如图3B中303B波形所示。电感电流上升斜率为如波形304B所示。
在T1到T2时间段，为了避免上下管共通，开关模式buck稳压复合电路200进入死区时间。在该时间段内，nMOS上位开关管214和nMOS下位开关管216均处于截止状态。上位开关管214关闭，电感电流即随之开始下降，使得下位开关管216的体二极管导通。这样，开关节点端电压VSW下降为一负值，即VSW＝-VF，其中，VF为下位开关管的体二极管导通压降。304B波形给出了电感电流波形，其下降斜率为 在T2到T3时间段，第一栅极驱动电压VG1为低电平，第二栅极驱动电压VG2为高电平，使得上位开关管214关断、下位开关管216导通，开关节点端103与接地端104相连，即VSW从-VF升至0，如波形303B所示。同时，电感电流以的速度下降直到变为负值。当电感电流变为负值，比较器221即检测到下位开关管216源漏电压极性的变化，输出高电平到RS触发器222的置位端，触发器222输出高电平。第二栅极驱动电路215转变为第三态，即高阻输出态，这使得VG2降低为VCTRL。触发器222输出高电平，使得第二误差放大电路223起作用。通过第二误差放大电路223实现VCTRL的控制，将下位开关管电流限制到一预定值，其大小由电流源225的电流值I1决定。通过第二误差放大电路223的电流调制作用，第二栅极驱动电压降到一个低于初始高电平VH的电压值VCTRL，如波形302B所示。在一个实施例中，nMOS下位开关管216的尺寸是nMOS晶体管224的n倍(n>1)，相应地，根据在集成电路中，元件尺寸与通过电流之间的关系，下位开关管216的电流是晶体管224电流的n倍。以ILIM、I分别表示流经下位开关管和晶体管224的电流，两者关系可表示为ILIM＝-(n×I)，如图303B所示。
在T3到T4时间段，流经下位开关管电流保持为负，下位开关管216处于线性放大区，下位开关管电流表达式为ILIM＝-(n×I)。
从T4到T5的另一死区时间段，上位开关管214和下位开关管216再一次均处于截止状态，开关节点端103电压浮动在输出电压VOUT附近，如图303B所示。
在T5时刻，PWM控制电路212输出信号，使上位开关管214再次导通，该信号同时使RS触发电路222被复位。这样，RS触发电路222输出低电平，使得第二误差放大电路223不再起作用，并将第二栅极驱动电路215从第三态中释放出来，即第二误差放大电路不再对下位开关管216的栅极电压有控制作用。换言之，有源负电流调制电路120不再起作用，开关模式buck稳压复合电路200只受buck稳压电路110的控制。
从T6时刻，下一个开关周期开始。各个物理量重复前一个周期的波形，如图3B所示。
图4是对同步buck稳压电路中负电流进行控制的流程图400，其包括以下步骤调制输入电压，检测是否有负电流，如果检测到负电流，使下位开关管工作在线性放大区，同时将负电流限制在一设定值；如果没有检测到负电流，则稳压电路按原方式工作。最后，在进入负电流控制的状态下检测上位开关管是否导通，如果导通，则有源负电流调制电路停止工作使稳压电路按前述方式工作，否则，继续使下位开关管工作在线性放大区并限制负电流在一设定值。
步骤401中，对输入电压进行调整。输入电压为VIN，经稳压处理后，输出一个调整后的电压。在一个实施例中，利用开关模式buck稳压器对输入电压进行调整。本发明中，为了实现步骤401，输入电压加到输入端101，经buck稳压电路110调整后，在输出端134得到输出电压VOUT。具体来说，为了实现步骤401，本发明采用上位开关管214和下位开关管216，两管分别由第一栅极驱动电路213和第二栅极驱动电路215驱动。上述两个驱动电路由PWM控制电路212和比较器221控制。
步骤402实现了对负电流的监控。在轻载情况下，流经下位开关管电流会逐渐变小直到负值，在这整个过程中，其电流值均被监控。当流经下位开关管电流变为负值，开关节点电压VSW反向。本发明中，步骤402的功能通过有源负电流调制电路120来实现，具体来说，是通过将比较器C1 221耦接到下位开关管216上来实现。
参考步骤403，当检测到下位开关管电流为负值，驱动下位开关管使其工作在线性放大区，并使下位开关管的驱动电路处于第三态，亦即高阻态。通过比较器C1 221和RS触发器222来实现步骤403。RS触发器222输出高电平，激活第二误差放大电路A2 223，使得第二栅极驱动电路DR2 215处于高阻态。
步骤404，下位开关管电流被限制在一设定值，通过图1和图2所示的有源负电流调制电路120来实现该功能。关于有源负电流调制电路120的具体工作原理，可以参考前文描述。
步骤405，检测下一个周期中上管是否被再次导通。当检测到上管导通，稳压电路又恢复到原工作方式，即不再对下位开关管负电流进行控制。如果检测到上管还处于截止状态，下位开关管负电流继续被限制在预定电流值。通过有源负电流调制电路120来实现步骤405的功能，相应描述可参考图2，3A和3B。
按照上文描述，基于本发明可以做出多种修改方案。需要知晓的是，除了按本文具体描述的方案实施以外，本发明还可以按落入到本发明权利要求范围内的其他修改方案实施。因此，需要知晓的是，本文所给出的具体实施方式
仅为说明之目的，在不脱离本发明权利要求所限定之范围前提下，本领域内的技术人员可以做出多种修改方案。。
权利要求
1.一种开关模式同步降压稳压复合电路，包括含下位开关管和上位开关管的降压稳压电路，产生低于输入电压的稳定输出电压，其特征在于进一步包括一有源负电流调制电路，电耦接所述下位开关并检测流经所述下位开关管的负电流，当检测到所述负电流时，所述有源负电流调制电路使下位开关管处于线性放大区，将所述负电流限制在一预定电流值。
2.如权利要求1所述的开关模式同步降压稳压复合电路，其特征在于，在轻载状态下，当下个开关周期到来而所述上位开关管导通时，所述有源负电流调制电路停止对所述下位开关管进行驱动，停止限制所述负电流。
3.如权利要求1所述的开关模式同步降压稳压复合电路，其特征在于进一步包括一LC滤波电路，电耦接至所述降压稳压电路，其中所述LC滤波电路接收通过所述上位开关管和所述下位开关管的开合动作产生的开关电压，并产生所述的稳定输出电压。
4.如权利要求1所述的开关模式同步降压稳压复合电路，其特征在于所述上位开关管为至少一个n型金属氧化物半导体场效应晶体开关管；所述下位开关管为至少一个n型金属氧化物半导体场效应晶体开关管，并和所述上位开关管串联。
5.如权利要求4所述的开关模式同步降压稳压复合电路，其特征在于所述降压稳压电路进一步包括
第一栅极驱动电路，电耦接并驱动所述上位开关管；
第二栅极驱动电路，电耦接并驱动所述下位开关管。
6.如权利要求5所述的开关模式同步降压稳压复合电路，其特征在于当所述有源负电流调制电路检测到所述负电流时，控制所述第二栅极驱动电路工作于高阻输出状态。
7.如权利要求6所述的开关模式同步降压稳压复合电路，其特征在于所述降压稳压电路进一步包括
脉冲宽度调制控制电路，电耦接并驱动所述第一栅极驱动电路和第二栅极驱动电路；
第一误差放大器，电耦接至第一参考电压和所述稳定输出电压的反馈信号。
8.如权利要求1所述的开关模式同步降压稳压复合电路，其特征在于进一步包括
比较器，电耦接至所述下位开关管，用于检测所述负电流；
电流镜，电耦接至所述比较器和所述降压稳压电路，使所述负电流等于所述预定电流值。
9.如权利要求8所述的开关模式同步降压稳压复合电路，其特征在于所述电流镜进一步包括
nMOS晶体管，以二极管方式连接；
电流源，产生正比于所述预定电流值的电流；
缓冲器，同相输入端电耦接至所述电流源和所述nMOS晶体管的栅极和漏极，反相输入端电耦接至自身输出端和所述下位开关管的栅极。
10.如权利要求8所述的开关模式同步降压稳压复合电路，其特征在于所述比较器进一步包括一同相输入端，一反相输入端和一输出端，其中反相输入端电耦接至所述下位开关管的源极或衬底，同相输入端电耦接至所述下位开关管的漏极。
11.如权利要求9所述的开关模式同步降压稳压复合电路，其特征在于所述nMOS晶体管在尺寸上小于所述下位开关管。
12.如权利要求9所述的开关模式同步降压稳压复合电路，其特征在于所述有源负电流调制电路进一步包括RS触发器，电耦接至所述第二栅极驱动电路和所述缓冲器。
13.如权利要求1所述的开关模式同步降压稳压复合电路，其特征在于所述降压稳压电路进一步包括自举电路，为所述下位开关管和所述上位开关管提供正确的栅极驱动电压。
14.一种用于控制开关模式降压稳压电路的方法，其中所述开关模式降压稳压电路包括上位开关管和下位开关管，其特征在于该方法包括以下步骤
检测流过所述下位开关管的电流是否改变方向为负电流；
当检测到所述负电流，使所述下位开关管工作于线性放大区；
将所述负电流限制在一预定电流值。
15.如权利要求14所述的方法，其特征在于该方法进一步包括产生一小于输入电压的稳定输出电压的步骤。
16.如权利要求14所述的方法，其特征在于其中检测流过所述下位开关管的电流是否改变方向为负电流的步骤包括确定开关节点处的电压是否改变极性。
17.如权利要求14所述的方法，其特征在于其中使所述下位开关管工作于线性开通模式的步骤包括监控所述开关模式降压稳压电路的反馈电压。
18.如权利要求14所述的方法，其特征在于其中使所述下位开关管工作于线性开通模式的步骤包括使所述下位开关管的驱动电路工作于高阻输出状态。
19.如权利要求14所述的方法，其特征在于其中将所述负电流限制在一预定电流值的步骤进一步包括
产生正比于所述预定电流值的参考电流；
使所述负电流等于所述预定电流值。
20.如权利要求14所述的方法，其特征在于进一步包括当所述上位开关管被导通时，停止将所述下位开关管运行于线性放大区，停止将所述负电流限制于所述预定电流值。
全文摘要
本发明公开了一种电路，包括耦接的一降压稳压电路和一有源电流调制电路。有源电流调制电路用于检测轻载状态下降压稳压电路下位开关管的负电流。一旦检测到负电流，有源电流调制电路将下位开关管设置在线性放大区并将该负电流限制在一预定值。
文档编号G05F3/26GK101546203SQ20091012837
公开日2009年9月30日 申请日期2009年3月28日 优先权日2008年3月28日
发明者詹姆斯·H·阮 申请人:成都芯源系统有限公司