专利名称：一种基于发射极电流补偿的高精度带隙基准源电路的制作方法
技术领域：
本发明主要涉及模拟集成电路的基准电压源设计领域，特指一种基于发射极电流 补偿的高精度、低失调带隙基准电压源电路。
背景技术：
基准电压源是当今集成电路中重要的组成部分，广泛应用于数字、模拟、以及数模 混合电路中。特别是在诸如随机动态存储器、A/D、D/A转换器、各类数模混合IC中更是不 可或缺。因此高电源抑制比、低温漂、CMOS工艺兼容的高性能基准电压源成为集成电路设 计者们竞相追逐的焦点。目前集成电路中基准电压源的构成种类繁多，带隙基准由于其精度高而为业内所 广泛采用。利用Pn结的正向电压具有负温度系数，而工作在不同电流密度下两个双极型晶 体管的基极_发射极电压差具有正温度系数，两者相互补偿，实现零温度系数的基准电压。 此种结构需要采用运算放大器和双极型晶体管，目前主流的CMOS工艺都能提供衬底PNP 管，因此此结构与主流CMOS工艺都兼容，但是在高精度系统中，运算放大器的固有失调对 基准电压的影响也是难以接受的，所以需要利用一些补偿技术，以得到更高精度的基准电 压。
发明内容
本发明要解决的问题就在于针对现有带隙基准存在的技术问题，本发明提供一 种基于发射极电流补偿的且与普通CMOS工艺完全兼容的高精度、低失调基准电压源设计。本发明提出的解决方案为首先由基准电压产生电路(3)产生 基准电流I。ut，然后根据I。ut，通过发射极电流补偿电路(4)产生精确的
^β电流对三极管的发射极电流进行补偿，从而降低运放失调对基准输出的影响。同时 增加了 PMOS管Μ6110分别与Μ115 —起构成了共源共栅电流镜结构，增加基准电流源的 精度和其抗电源电压变化的能力。本发明能够有效抑制输出随温度和电源电压变化而变 化，并能有效地降低运放输入的失调对基准输出的影响。与现有技术相比，本发明的优点就在于
1、性能优异本发明通过采用发射极电流补偿技术，使得基准输出电压温度特性要高 于普通的带隙基准电路；
2、结构简单本发明中提出的电路结构与普通的CMOS工艺完全兼容，无需额外的工艺 步骤来实现对特殊器件的兼容；
3、应用范围广本发明由于能够提供高精度、低失调的基准电压，所以应用范围更广。
图1本发明的电路原理示意图2是本发明在0. 18 μ m工艺及3. 3V电源电压条件下温度特性；图3是本发明在0. 18 μ m工艺及3. 3V电源电压条件下去掉发射极电流补偿后温度特
性；
图4是本发明在0. 18 μ m工艺及3. 3V电源电压条件下抗电源特性； 图5是本发明在0. 18 μ m工艺及3. 3V电源电压条件下去掉发射极电流补偿后抗电源 特性。
具体实施例方式如图1所示，本发明电路可以分为4个部分启动电路、偏置电路、基准电压产生 电路、发射极电流补偿电路。偏置电路的作用是为基准电压产生电路和发射极电流补偿电 路中的共栅管ΜΓΜ5、Μ12提供栅极偏置电压，使其工作在饱和区，提高共源共栅管的输出 阻抗，增强其抗电源干扰的能力。基准电压产生电路由PMOS管MfMlO、运放0Ρ、电阻R1、 R2、三极管Qal、Qa2、Qa3、Qbl和Qb2组成，增加共源共栅电流镜可以在增加基准电流源的 精度的同时有效增加电流源抗电压变化的能力。但该电路存在一个问题就是有可能出现死 锁态——电路在传输零电流的时候也是系统的一个稳定状态。启动电路就是就是解决此问 题的，即当电路出现死锁时使电路回到正常工作状态。电路死锁时PMOS管MfMlO的栅电 压很高，致使流过Rl、R2、Qal、Qa2、Qa3、Qbl和Qb2的电流都等于零。这时启动电路的会检 测到Qa2的发射极为低电压，从而将图1中PMOS管M6 M10、M12的栅极拉低，电路导通从而 解除死锁状态，此时流过Rl、R2、Qal、Qa2、Qa3、Qbl和Qb2的电流脱离等于零的状态，此时 Qa2的发射极电压会逐渐升高，当启动电路检测到Qa2的发射极电压达到一定阈值时，启动 电路会自动失效而不影响整体电路的工作。如图1可以知道，流过Rl、R2、Qal、Qa2、Qa3、Qbl和Qb2的电流都等于i^，对于一 个双极型器件，我们可以写出^=乓《3φ(^/ ·)，其中&。根据理想运放两个输入 端虚短的理论，设运放输入失调为K1则有，
fjK.gbt — -^JK^s + JfflBf _ A 士^κ( 1 )
则有，
2 A^jaf=Zer JilIFei(2)
另外可知AF篇=Vr Inm，则有，
Ieet =(2 Vr In ml Vas)/Jtl(3)
如图1可得，
Vt^=VjsIM2 I0^(4)
将式(3)带入式(4)中可得，
(妒=^sk --(2 _ ^· _ ^ · "V i(5 )
由式(5)中第二项可知，由于用了两个相级联的三极管，括号中第一项系数比用单个三 极管扩大了两倍，从而大大减小了运放失调对基准输出的影响，同时，我们可以通过调节m和(R2/R1)的值，将此影响降到最低。需要注意一点的是，上面的公式推导必须存在一个前提，即流过Qal、Qa2、Qa3、Qbl 和Qb2的电流必须相同。假设现在不存在发射极电流补偿电路，则Qa2必然向Qal抽取一 个基极电流4 ,同理Qb2必然向Qbl抽取一个基极电流Zfi ,此时Qal、Qbl的发射极电流为
^，设三极管的电流放大系数为於，则有厶=^/於。由于Qa2、Qb2由于分别向Qal、Qbl
r η ,
抽取了一个基极电流,，则其发射极电流为1 + : -4 ，流过Qa3的电流也为,，可见流
tBV PJiMf
过Qal、Qa2、Qa3、Qbl和Qb2的电流不相同，所以必须向Qal、Qbl和Qa3的发射极补偿一个 基极电流冬，即见才能保证上述推导的公式成立。发射极电流补偿电路就是向Qal、 Qbl和Qa3的发射极补偿一个基极电流Jit。发射极电流补偿电路由MOS管Mil、M12以及一个精确补偿电流产生器组成。首 先通过M11、M12对基准电压产生电路(3)产生基准电流Jeer镜像，使得进入精确补偿电流产
生器的电流为U,然后分别产生三路4 /於的电流，分别对基准电压产生电路(3)中Qal、 Qbl和Qa3的发射极电流的进行精确补偿，据此满足了上述公式成立的前提条件，即流过
(η
Qal、Qa2、Qa3、Qbl和Qb2电流都相同，即都为1 + ^ ，从而实现了高精度、低失调的基
、PJ
准电压输出。如图2、3、4、5所示，是本发明在0. 18μπι CMOS工艺、电源电压3. 3V条件下的模拟 结果。可以看到，本发明的基准输出电压为1.2721V。当温度由-25度到125度变化时，没 有进行发射极电流补偿前基准电压输出变化808V，可计算出温度系数为4. 23PPM，补偿后 基准电压输出变化377uV，可计算出温度系数为1. 97PPM ；当电源电压由2. 5V变化到4V时， 没有进行发射极电流补偿前输出基准变化202uV，可以计算得到输出线性度为0. 0106%, 补偿后输出基准变化179uV，可以计算得到输出线性度为0. 009%。
权利要求
基于发射极电流补偿的高精度、低失调带隙基准电压源，其特征在于由启动电路(1)，偏置电路(2)，基准电压产生电路(3)，发射极电流补偿电路(4)构成；其中启动电路(1)的输入端IN与基准电压产生电路(3)中(Qa2)的发射极以及PMOS管(M6)的漏极相连，输出端OUT与基准电压产生电路(3)中的PMOS管(M1/ M2/ M3/ M4/M5)的栅极相连；偏置电路(2)与基准电压产生电路(3)中的PMOS管(M1/ M2/ M3/ M4/M5)的栅极相连；基准电压产生电路(3)包括了PMOS管(M1/ M2/ M3/ M4/M5/ M6/ M7/ M8/ M9/M10)、运放(OP)、电阻(R1/R2)、三极管(Qa1/Qa2/Qa3/Qb1/Qb2)，其中(M1/ M2/ M3/ M4/M5)的源极连接到电源，栅极都连接到运放(OP)的输出端，其漏极分别与(M6/ M7/ M8/ M9/M10)的源极相连，且(M6/ M7/ M8/ M9/M10)的栅极都与偏置电压产生电路(2)相连，运放(OP)的正输入端与(M7)的漏极相连，负输入端与(M8)的漏极相连，(R1)连接了(OP)的正输入端和三极管(Qb1)的发射极，(Qa1/Qb1)的集电极以及(Qa2/Qb2/ Qa3)的集电极、基极都接地，(Qa2)的发射极与(M6)的漏极以及(Qa1)的基极相连，(Qb2)的发射极与(M9)的漏极以及(Qb1)的基极相连，(R2)分别与(M10)的漏极和(Qa3)的发射极连接在一起，(M10)的漏极即基准电压输出；发射极电流补偿电路(4)由PMOS管(M11/M12)以及一个精确补偿电流产生器组成，其中PMOS管(M11)的源极接电源，栅极与基准电压产生电路(3)中的PMOS管(M1/ M2/ M3/ M4/M5)的栅极相连，其漏极与(M12)的源极相连，(M12)的栅极与基准电压产生电路(3)中的PMOS管(M6/ M7/ M8/ M9/M10)的栅极相连，漏极与精确补偿电流产生器的IN端相连，精确补偿电流产生器的C1、C2和C3分别与基准电压产生电路(3)中(Qa1/Qb1/Qa3)的发射极相连，进行发射极电流补偿。
全文摘要
本发明公开了一种利用三极管发射极电流补偿技术，实现了一款的高精度、低失调的基准电压源。其由四部分电路构成(1)启动电路，其主要用来解除电路上电时有可能出现的电路死锁状态；(2)偏置电压产生电路，其产生基准所需的偏置电压；(3)基准电压产生电路，其利用三极管的负温度系数和的正温度系数互相抵消的方法，实现了趋于零温度系数的基准电压输出；(4)发射极电流补偿电路，其通过对三极管的发射极电流进行补偿，从而降低运放失调对基准输出的影响。本发明能够有效地抑制基准输出电压受温度和电源电压变化的影响，同时降低了运放失调对基准输出的影响，并且本电路完全兼容普通的CMOS工艺，同时具输出范围大且精度高，使用范围广。
文档编号G05F3/30GK101976095SQ20101055588
公开日2011年2月16日 申请日期2010年11月19日 优先权日2010年11月19日
发明者李俊丰, 石大勇, 蒋仁杰, 谭晓强, 郭斌, 陈宝民, 陈怒兴 申请人:长沙景嘉微电子有限公司