专利名称：恒流电路的制作方法
技术领域：
本发明涉及恒流电路。
背景技术：
对现有的恒流电路进行说明。图13是示出现有的恒流电路的图。流至电阻讨的电流Iref增加时，在电阻M产生的电压变高，因此NMOS晶体管 52的栅极/源极间的电压变高，NMOS晶体管52的电导变大。于是，NMOS晶体管53的栅极电压变低，因此NMOS晶体管53的栅极/源极间电压变低，NMOS晶体管53的电导变小。因而，电流Iref变小。流至电阻M的电流Iref减小时，同样地由于匪OS晶体管52与匪OS 晶体管53的动作，电流Iref变大。现有的恒流电路如上述那样动作，电流Iref成为固定 (例如参照专利文献1)。专利文献1 日本特开平06-132739号公报(图12)。这里，设电源电压为VDD，PMOS晶体管51的栅极/源极间电压为Vgsp，NMOS晶体管53的漏极/源极间电压为Vdsn，NM0S晶体管52的栅极/源极间电压为Vgsn。于是，在现有技术中，为了使恒流电路动作，需要满足下面的式(31)。VDD > Vgsp|+Vdsn+Vgsn— (31)从该式(31)可知，例如若设栅极/源极间电压I Vgsp I及栅极/源极间电压Vgsn 为0. 7V，漏极/源极间电压Vdsn为0. 2V，则为了使恒流电路动作，需要比1. 6V高的电源电 JiVDD0即，最低动作电源电压为1.6V。
发明内容
本发明是鉴于上述课题而作出的，提供能够以更低的电源电压动作的恒流电路。本发明为了解决上述课题，提出如下结构的恒流电路。一种恒流电路，其特征在于，具备漏极与第一电源端子连接的、作为电流源的第 1耗尽型第二导电型MOS晶体管；第1电流镜电路，反射(mirror)所述第1耗尽型第二导电型MOS晶体管中流动的电流，具备作为输入侧的晶体管、源极与第二电源端子连接的第1第二导电型MOS晶体管，以及具备作为输出侧的晶体管、源极与所述第二电源端子连接的第2 第二导电型MOS晶体管；第2电流镜电路，反射所述第1电流镜电路中流动的电流，具备作为输入侧的晶体管、源极与所述第一电源端子连接的第1第一导电型MOS晶体管，以及具备作为输出侧的晶体管、源极与所述第一电源端子连接的第2第一导电型MOS晶体管；电阻， 设在所述第1耗尽型第二导电型MOS晶体管的源极与所述第1第二导电型MOS晶体管的漏极之间；以及第3第二导电型MOS晶体管，其栅极与所述电阻的一个端子连接，源极与所述第二电源端子连接，漏极与所述第2电流镜电路的输出端子连接，所述第1第二导电型MOS 晶体管的栅极与所述电阻的另一个端子连接，所述第1耗尽型第二导电型MOS晶体管的栅极与所述第2电流镜电路的输出端子连接。另外，一种恒流电路，其特征在于，具备漏极与第一电源端子连接的、作为电流源
4的第1耗尽型第二导电型MOS晶体管；第1电流镜电路，反射所述第1耗尽型第二导电型 MOS晶体管中流动的电流，具备作为输入侧的晶体管、源极与第二电源端子连接的第1第二导电型MOS晶体管，以及具备作为输出侧的晶体管、源极与所述第二电源端子连接的第2第二导电型MOS晶体管；电阻，设在所述第1耗尽型第二导电型MOS晶体管的源极与所述第1 第二导电型MOS晶体管的漏极之间；第3第二导电型MOS晶体管，其栅极与所述电阻的一个端子连接，源极与所述第二电源端子连接；以及第2电流镜电路，反射所述第3第二导电型 MOS晶体管中流动的电流，具备作为输入侧的晶体管、源极与所述第一电源端子连接的第1 第一导电型MOS晶体管，以及具备作为输出侧的晶体管、源极与所述第一电源端子连接的第2第一导电型MOS晶体管，所述第1第二导电型MOS晶体管的栅极与所述电阻的另一个端子连接，所述第1耗尽型第二导电型MOS晶体管的栅极与所述第2电流镜电路的输出端子连接。若电源电压比第1耗尽型第二导电型MOS晶体管的漏极/源极间电压和第2第二导电型MOS晶体管的栅极/源极间电压之和的电压高，则如上述那样构成的本发明的恒流电路动作。因而，本发明的恒流电路具有与现有的恒流电路相比最低动作电压较低这一效^ ο
图1是示出本实施方式的恒流电路的图。图2是示出本实施方式的恒流电路的其他例子的图。图3是示出本实施方式的恒流电路的其他例子的图。图4是示出本实施方式的恒流电路的其他例子的图。图5是示出本实施方式的恒流电路的其他例子的图。图6是示出本实施方式的恒流电路的其他例子的图。图7是示出本实施方式的恒流电路的其他例子的图。图8是示出本实施方式的恒流电路的其他例子的图。图9是示出本实施方式的恒流电路的其他例子的图。图10是示出本实施方式的恒流电路的其他例子的图。图11是示出本实施方式的恒流电路的其他例子的图。图12是示出本实施方式的恒流电路的其他例子的图。图13是示出现有的恒流电路的图。附图标记说明10耗尽型NMOS晶体管；11U2U5NM0S晶体管；13U4PM0S晶体管；20电阻。
具体实施例方式以下参照
本发明的实施方式。首先，说明恒流电路的结构。图1是示出本实施方式的恒流电路的图。本实施方式的恒流电路具备耗尽型NMOS晶体管10、NM0S晶体管11和12、PM0S晶体管13和14、NMOS晶体管15以及电阻20。NMOS晶体管11的栅极，与漏极、电阻20的一端和NMOS晶体管12的栅极连接，源极与接地端子连接。NMOS晶体管11被饱和接线。NMOS晶体管12的源极与接地端子连接。 PMOS晶体管13的栅极，与漏极、PMOS晶体管14的栅极和NMOS晶体管12的漏极连接，源极与电源端子连接。PMOS晶体管13被饱和接线。PMOS晶体管14的源极与电源端子连接，漏极与耗尽型NMOS晶体管10的栅极、NMOS晶体管15的漏极连接。NMOS晶体管15的栅极与耗尽型NMOS晶体管10的源极、电阻20的另一端连接，源极与接地端子连接。耗尽型NMOS 晶体管10的漏极与电源端子连接。此外，PMOS晶体管13及14构成电流镜电路，PMOS晶体管13的漏极是电流镜电路的输入端子，PMOS晶体管14的漏极是电流镜电路的输出端子。另外，匪OS晶体管11及12 构成电流镜电路，NMOS晶体管11的漏极是电流镜电路的输入端子，NMOS晶体管12的漏极是电流镜电路的输出端子。接着，说明本实施方式的恒流电路的动作。投入电源时，耗尽型NMOS晶体管10的栅极/源极间电压大致为0V，所以耗尽型 NMOS晶体管10中流动漏极电流。该漏极电流启动恒流电路。因此，恒流电路不再需要用于启动恒流电路的启动电路。设电源电压为VDD，耗尽型NMOS晶体管10的漏极/源极间电压为Vdsl0，NM0S晶体管15的栅极/源极间电压为Vgsl5。于是，为了使恒流电路动作，需要满足下面的式(1)。VDD > Vdsl0+Vgsl5— (1)从该式(1)可知，例如若设漏极/源极间电压VdslO为0. 2V，栅极/源极间电压 Vgsl5为0. 7V，则为了使恒流电路动作，需要比0. 9V更高的电源电压VDD。即，最低动作电源电压为0. 9V。该最低动作电源电压比现有技术的最低动作电源电压低。通过电路被设计成NMOS晶体管15的阈值电压比NMOS晶体管11的阈值电压高， 和/或通过电路被设计成NMOS晶体管15的驱动能力比NMOS晶体管11的驱动能力低，从而电路被设计成NMOS晶体管15的栅极/源极间电压比NMOS晶体管11的栅极/源极间电压高。NMOS晶体管15与NMOS晶体管11的栅极/源极间电压的差分电压在电阻20产生。 基于该差分电压及电阻20的电阻值，电阻20中流动电流Iref。由NMOS晶体管11及12构成的电流镜电路以及由PMOS晶体管13及14构成的电流镜电路，使基于电流Iref的电流流至NMOS晶体管15的漏极。耗尽型匪OS晶体管10及匪OS晶体管15协作，以电流Iref与匪OS晶体管15的漏极电流成为期望的电流比的方式动作。具体而言，在流至电阻20的电流Iref变大的情况下，在电阻20产生的电压变高，电压VA也变高。于是，NMOS晶体管15的栅极/源极间电压也变高，NMOS晶体管15的电导变大。于是，耗尽型NMOS晶体管10的栅极电压变低，耗尽型NMOS晶体管10的栅极/源极间电压也变低，耗尽型NMOS晶体管10的电导变小。于是，电压VA变低，因此电流Iref变小。在流至电阻20的电流Iref变小的情况下，如前所述，电流Iref变大。这样，电流Iref成为固定。接着，说明流至耗尽型NMOS晶体管10、电阻20以及NMOS晶体管11的电流Iref。这里，设电阻20的另一端的电压为VA，电阻20的一端的电压为VB，电阻20的电阻值为Rb。于是，下面的式(2)成立。
权利要求
1.一种恒流电路，其特征在于，具备作为电流源的第1耗尽型第二导电型MOS晶体管，其漏极与第一电源端子连接；第1电流镜电路，反射所述第1耗尽型第二导电型MOS晶体管中流动的电流，所述第1 电流镜电路具备作为输入侧的晶体管、源极与第二电源端子连接的第1第二导电型MOS晶体管，以及作为输出侧的晶体管、源极与所述第二电源端子连接的第2第二导电型MOS晶体管；第2电流镜电路，反射所述第1电流镜电路中流动的电流，所述第2电流镜电路具备 作为输入侧的晶体管、源极与所述第一电源端子连接的第1第一导电型MOS晶体管，以及作为输出侧的晶体管、源极与所述第一电源端子连接的第2第一导电型MOS晶体管；电阻，设在所述第1耗尽型第二导电型MOS晶体管的源极与所述第1第二导电型MOS 晶体管的漏极之间；以及第3第二导电型MOS晶体管，其栅极与所述电阻的一个端子连接，源极与所述第二电源端子连接，漏极与所述第2电流镜电路的输出端子连接，所述第1第二导电型MOS晶体管的栅极与所述电阻的另一个端子连接，所述第1耗尽型第二导电型MOS晶体管的栅极与所述第2电流镜电路的输出端子连接。
2.一种恒流电路，其特征在于，具备作为电流源的第1耗尽型第二导电型MOS晶体管，其漏极与第一电源端子连接；第1电流镜电路，反射所述第1耗尽型第二导电型MOS晶体管中流动的电流，所述第1 电流镜电路具备作为输入侧的晶体管、源极与第二电源端子连接的第1第二导电型MOS晶体管，以及作为输出侧的晶体管、源极与所述第二电源端子连接的第2第二导电型MOS晶体管；电阻，设在所述第1耗尽型第二导电型MOS晶体管的源极与所述第1第二导电型MOS 晶体管的漏极之间；第3第二导电型MOS晶体管，其栅极与所述电阻的一个端子连接，源极与所述第二电源端子连接；以及第2电流镜电路，反射所述第3第二导电型MOS晶体管中流动的电流，所述第2电流镜电路具备作为输入侧的晶体管、源极与所述第一电源端子连接的第1第一导电型MOS晶体管，以及作为输出侧的晶体管、源极与所述第一电源端子连接的第2第一导电型MOS晶体管，所述第1第二导电型MOS晶体管的栅极与所述电阻的另一个端子连接，所述第1耗尽型第二导电型MOS晶体管的栅极与所述第2电流镜电路的输出端子连接。
3.根据权利要求1所述的恒流电路，其特征在于，所述第3第二导电型MOS晶体管的栅极/源极间电压比所述第1第二导电型MOS晶体管的栅极/源极间电压高。
4.根据权利要求2所述的恒流电路，其特征在于，所述第3第二导电型MOS晶体管的栅极/源极间电压比所述第1第二导电型MOS晶体管的栅极/源极间电压高。
5.根据权利要求1所述的恒流电路，其特征在于，所述第3第二导电型MOS晶体管的栅极/源极间电压比所述第1第二导电型MOS晶体管的栅极/源极间电压低。
6.根据权利要求2所述的恒流电路，其特征在于，所述第3第二导电型MOS晶体管的栅极/源极间电压比所述第1第二导电型MOS晶体管的栅极/源极间电压低。
7.根据权利要求1所述的恒流电路，其特征在于，在所述第1耗尽型第二导电型MOS晶体管的源极与所述电阻之间设有阻抗元件。
8.根据权利要求2所述的恒流电路，其特征在于，在所述第1耗尽型第二导电型MOS晶体管的源极与所述电阻之间设有阻抗元件。
9.根据权利要求1所述的恒流电路，其特征在于，在所述第2电流镜电路的输入端子设有栅地-阴地放大电路。
10.根据权利要求2所述的恒流电路，其特征在于，在所述第2电流镜电路的输入端子设有栅地-阴地放大电路。
11.根据权利要求9所述的恒流电路，其特征在于，所述栅地-阴地放大电路由将栅极与所述第二电源端子连接的第2耗尽型第二导电型 MOS晶体管构成。
12.根据权利要求10所述的恒流电路，其特征在于，所述栅地-阴地放大电路由将栅极与所述第二电源端子连接的第2耗尽型第二导电型 MOS晶体管构成。
全文摘要
本发明提供能够以更低的电源电压动作的恒流电路。若电源电压VDD比耗尽型NMOS晶体管(10)的漏极/源极间电压Vds10与NMOS晶体管(15)的栅极/源极间电压Vgs15的相加电压高，则恒流电路能够动作。作为恒流电路的电源电压VDD，需要1个漏极/源极间电压与1个栅极/源极间电压的相加电压，而不需要1个漏极/源极间电压与2个栅极/源极间电压的相加电压，因此恒流电路的最低动作电源电压变低。
文档编号G05F1/10GK102402237SQ20111028406
公开日2012年4月4日 申请日期2011年9月14日 优先权日2010年9月14日
发明者富冈勉, 杉浦正一 申请人:精工电子有限公司