专利名称：：测试装置与硬件在环仿真器的制作方法
技术领域：
：本公开涉及一种用于测试至少一个电子的控制单元和/或调节单元的装置，以下将控制单元和调节单元统称为控制单元。本公开还涉及一种HIL仿真器。
背景技术：
：测试装置、尤其是构造为HIL仿真器形式的测试装置在现有技术中是已知的，并且被用来测试控制单元。在学术界经常仅被称作“仿真器”或者简称为“HIL”的HIL仿真器包括至少一个计算单元，所述计算单元(计算节点)尤其具有以下任务，即执行至少部分地模拟某一电子设备或者复杂技术系统的环境的所谓模型(其经常包括至少一个环境模型)。缩写“HIL”(源自于英语词组hardwareintheloop/硬件在环)是国际通用的、而且在德语国家也使用的一种测试方法的专业术语，在这种测试方法中，“嵌入式系统”(缩写为“ES”)、尤其是电子控制单元(EOT)或者机电模块通过其输入端和输出端连接到经常被称作HIL仿真器、用来模拟嵌入系统真实环境的匹配对应物上。在测试嵌入系统ES的过程中，ES的至少一部分输入信号由HIL仿真器提供，并且ES的至少一部分输出信号被发送给HIL仿真器。例如可以利用在HIL仿真器上执行的环境模型来模拟待测系统的环境的时间特性。例如如果HIL仿真器应对某一个嵌入系统、尤其是对某一个控制单元(ECU)进行测试，则HIL仿真器被构造为至少部分地模拟该控制单元的真实环境。HIL仿真器在这种情况下可以通过其输入端和输出端或双向通信通道与控制单元进行通信，并且因此作为该控制单元的匹配对应物。HIL仿真大多必须实时进行，并且在开发过程中被用来缩短开发时间、节约成本。尤其可以模拟重复出现的过程，并且/或者使重复出现的过程自动化。其优点在于可以在与前一版本相同的标准下，对新开发的控制或调节程序版本进行测试。因此可以详细证实是否已经排除了某一个故障(故障再测试，英语为“re-testing”)。由此可以大大减少对真实系统(例如汽车的制动系统)的测试，而且还可以确定系统极限，而不会危及真实系统及其使用者(例如汽车和驾驶员)。HIL仿真始终仅仅是对现实的简化，因此不能替代对真实系统进行测试。如果HIL仿真与现实之间出现太大差异，则仿真过程中所基于的模型过于简化。于是必须进一步改进仿真模型。在详细讨论本公开的细节之前，首先要探讨控制单元的开发和相应开发工具的一些问题，因为这些问题有助于更好地理解本公开。利用HIL仿真器对控制单元ECU的被控对象(设施)进行仿真的前提条件是存在一种环境模型，其经常也被称作被控对象模型。经常借助一个通过图形化建模环境创建的框图来表示这种用于HIL仿真器的环境模型，其中通过用来传输信号的信号线连接该框图中的方框。广泛使用的用来创建图形化程序的图形化开发环境例如有美国的TheMathfforks公司的产品Simulink。关于该产品的详细情况，可访问网址www.mathworks.com或者www.mathworks.com/products/simulink。但是，环境模型的其他已知的代表尤其还有利用非图形化的高级编程语言(例如C++编程语言)或者利用图形化编程语言编写的计算机程序，其中如此创建的模型具有控制流程图，作为信号流程图的补充或替代。其它用来创建环境模型或被控对象模型的已知开发环境则具有将非图形化环境模型或者其一部分与图形化环境模型或者其一部分组合使用的选项，例如图形化模型成分包括信号流程图和/或者控制流程图和/或者既非信号流程图也非控制流程图的非因果图。经常通过使用一种上述图形化建模环境来开发在某一控制单元E⑶上执行的调节算法，其中作为该控制单元的功能开发结果尤其生成所谓的功能控制图。通过使用图形化建模环境构成的框图来自动或半自动地生成控制系统程序的方法在实践中是已知的，并且主要被用于电子控制系统的开发和使用领域的应用研究和工业开发，尤其应用于机电一体化、汽车应用(这里将控制系统称作控制单元)、航空与航天、设备与工艺技术、以及其它在最广泛的意义上必须解决过程控制任务的
技术领域：
。以下将使用“控制系统”这一术语作为主要用于在上述领域解决上述任务(测量，控制，调节，校准)的技术设备的统称；从广义角度来说，一般地涉及电子的能程序控制的系统。此术语并不局限于系统理论意义上对控制的狭义定义。以下将参考一种调节器作为控制系统的示例。为了推衍并且解释发明思想，有利的是首先对该领域的一些基本概念和典型工作流程进行解释。基本上通过以下阶段或者以下阶段的一部分实现对任意技术过程的按照计划的控制这一最终目的以仿真方式设计调节器(功能开发)，利用高性能开发控制系统在真实过程中测试调节方案(快速控制原型RCP:RapidControlPrototyping)，将调节算法(自动)传输给生产控制单元，在部分或者完全仿真的外部环境中使用批量生产的控制单元测试调节算法(硬件在环测试HIL:Hardware-in-the-LoopTest)，最终通过使用批量生产的控制单元以所谓的校准对调节参数进行微调。在功能开发过程中利用计算机辅助的图形化建模环境首先创建待影响或者待试验的技术过程以及要使用的调节器的数学模型。通常利用系统理论中已知的方框图表示法来在该图形化环境中进行建模，其中为各个方框分配一种数学功能，从简单的代数运算直至复杂的动态特性。框图中的方框通过信号线相互连接，一方框的输入端信号在传输时通过这样一个方框示例性地相互关联起来，并且/或者赋予其特定的时间特性，并且一般而言，通过输出端信号输出这些变换的结果以供进一步使用。建模环境经常除了具有纯粹的建模功能之外，还具有框图的数字仿真能力，并且因此例如可以利用一个过程模型通过仿真来设计和测试不同的调节算法，而不需要与真实过程的物理连接。以下将模型/框图的这一抽象部分称作函数模型。为了将仿真开发的调节方案应用于真实过程中，必须将调节算法传输到通过相应1/0设备与待控制的过程相连的控制系统的程序中，并且以被补充以指令以便总的来说能够与1/0设备交互。在本公开教导的范围中，具有一个或多个外界接口的可能的技术设备的大的带宽也被理解为I/O设备。除了具有模拟和数字的输入和输出通道的常规设备之外，其中还包括具有用来对(原始)数据进行预处理和后处理的智能信号处理的设备、数据总线模块、信号调整设备，但还包括例如功率模块。I/O设备在设备技术上可以构成一个可以被添加到计算单元的独立的单元(例如计算单元中的内置总线插槽，外部通信接口上的连接)，但也可以是计算单元的不可分割的组成部分，例如如果在处理器中集成有I/O设备助能。本公开的教导原则上并不局限于具体设备的实施方式或者依赖于这样一种实施方式。以下将这种既包括例如源自函数模型的函数运算成分、也包括对硬件组件(例如I/O设备)施加影响的成分、并且能够在HIL仿真器或者控制系统(例如汽车控制单元)上运行的程序称作环境模型(如果在HIL仿真器上执行的话)，或者称作总控制程序或总控制模型。实践中经常要在不同的计算单元上一方面运行建模环境，另一方面也要运行环境模型或者总控制程序通常在安装有常见标准操作系统的PC机或工作站上运行建模环境，在安装有实时操作系统的计算单元上运行环境模型或者总控制程序，以便例如能够在预先设定的时间间隔之内执行调节任务。如上所述，将环境模型或函数模型或其中一部分传输到HIL仿真器或控制系统的可执行程序之中并非仅仅包括程序技术地模拟数学计算(函数模型)，而是除此之外还必须在总控制程序中考虑要经由I/O设备读入的物理量以及要经由I/O设备输出的调节参数，并且必须在程序运行过程中的适当部位设置相应的函数调用，该函数调用利用I/O设备的驱动器功能来使用相应的软件库。通过手工编写程序来解决这一任务容易出错、耗时、成本昂贵，并且因此在实践中要尽可能将其自动化，方法是在建模环境中已经对到I/O设备的接口进行建模。为此，使用用于描述I/O设备或者HIL仿真器和/或控制系统的I/O卡的补充的方框库，其中不同的方框表示不同的I/O设备及其组件(例如数模转换器的通道，数字I/O通道)，有时也表示能参数化的复杂模块(例如数据总线以及通过数据总线传输的消息及其时序特性的定义，通过数字信号处理器生成/分析信号变化)，其中能在建模环境或者框图中例如通过诊断窗口或者类似手段来设置其属性。框图的最广义地指定I/O设备或I/O卡的使用的成分在以下与I/O模型和该模型部分中所使用的方框被称作I/O块。所有用来对硬件组件施加影响的块均算作I/O块，即使就重点来看并非是I/O设备(例如多处理器系统中的纯计算单元，或者作为智能I/O设备的组成部分的计算单元，其用来例如在从处理器上解决其任务)。—些已知的用来创建环境模型或调节器模型的开发环境规定1/0块例如与那些由控制系统或HIL仿真器的I/O设备或I/O卡输出或读入其信号的信号线相连，或者插入到这些信号线中。鉴于这个原因，在这些开发环境中上述方法中的函数模型与I/O模型相互交织，即使这里所作的术语区别有时给人以两个完全相互分开/能相互分开的模型部分。然后借助于翻译程序可以将框图或者其一部分转变为能在控制系统上执行的总控制程序，经常具有以下中间步骤由框图生成代码，然后通过适于控制系统或者适于HIL仿真器的计算单元的编译器对代码进行编译，并且必要时将所需的软件模块链接到一个可执行的单元。也可以通过适当的翻译程序将框图转变为由相应解释器执行的解释器语言。为此所需的工具可以是建模环境的组成部分，但也可以是独立的应用，其中于是例如以基于数据库的方式交换关于框图的信息，或者使用建模环境的编程接口。常见的实际做法是，通过通信接口将一个用来运行建模环境和翻译程序的独立计算单元(主计算机)和用来(在目标计算机上，或者在一个HIL仿真器的计算单元上)运行总控制程序或环境模型的计算单元相互连接，优点在于能全自动地从主机系统将建模环境中开发的调节方案、或者将用于模拟被控对象的方案(包括对所用I/O设备或I/O卡、其参数设置以及通过其传输的信号的描述)传输到环境模型或者总控制程序之中。但是如果例如在HIL仿真器的计算单元上而不是在独立的主计算机上开发、翻译环境模型，那么就不必从主计算机传输到HIL仿真器的计算单元。这种情况下例如可以对HIL仿真器的计算单元进行设计，使其支持并且运行两种操作系统。例如可以设置实时操作系统来运行环境模型，并且设置标准操作系统(例如微软视窗(MicrosoftWindows)7来运行建模环境，即用于开发环境模型。根据技术条件，对于某些HIL仿真应用而言，设置一个仅仅安装有不属于实时操作系统类型的标准操作系统的计算单元来不仅运行建模环境、而且运行环境模型即可。一旦在HIL仿真器的计算单元上加载了环境模型，并且HIL仿真器的I/O设备或I/O卡的多个I/O通道中的至少一些与待测控制单元的相应I/O接口相连，就可以启动HIL仿真。结合系统组件联网的上述方法例如多年以来就已经成功应用于快速控制原型(Rapid-Control-Prototyping)领域，即一种用来快速设计、转换、以及试验或测试控制和调节的方法。类似的方法和计算单元与1/0设备的联网架构也应用于HIL测试、单独的或者补充的执行测量任务(数据采集)、以及对终端控制系统(例如批量生产的控制单元)中的调节参数进行校准，在所述终端控制系统内，计算单元和相应的1/0设备经常在一个设备单元中被实现。支持上述工作过程的系统属于本公开涉及的现有技术(例如参见dSPACEGmbHProduktkatalog1020；ProduktdokumentationfuerdSPACEReleaseimFruehjahr2010(dSPACEGmbH公司2010年的产品目录；2010年春季dSPACE产品文件发布))，尤其是〃Real-TimeInterface(RTI),ImplementationGuide"(其中基于块的1/0设备和目标计算机建模，这些块库的代码生成)，TargetLink(其中从框图生成(批量生产的)控制单元的代码)；或者TheMathfforks:ProduktdokumentationenfuerRelease2010b(产品文件发布2010b)，尤其是MATLAB&Simulink(基于块的数学建模与仿真环境)，“Real-TimeWorkshop,User'sGuide"(从框图生产代码)，xPCTarget(基于模型的1/0设备描述的块，1/0设备的代码生成，用于PC系统的实时操作系统)。用于测试至少一个电子控制单元的传统装置和传统的HIL仿真器在执行相对复杂的模型、尤其是复杂环境模型时存在性能瓶颈，或者由于硬件架构的原因在硬件扩展或者硬件空间分布方面只提供受到限制的灵活性，或者具有现有技术的另一已知的缺点。
实用新型内容本公开的任务在于改进现有技术或者至少部分克服现在技术的缺点。[0036]本公开的一个实施例的一个目的是克服用于测试至少一个电子控制单元的传统装置和传统的HIL仿真器在执行相对复杂的模型、尤其是复杂环境模型时存在性能瓶颈，或者提高在硬件扩展或者硬件空间分布方面的灵活性。根据一个实施例，提供了一种用于测试至少一个电子控制单元(ECU)的测试装置，所述测试装置具有-用于执行至少一个环境模型的至少一个计算单元(CN)，以及-用于为所述电子控制单元(EOT)提供至少一个信号的至少一个信号生成卡(SGB)，以及-用于在所述计算单元(CN)与所述信号生成卡(SGB)之间双向传输数据的至少一个串行总线(IOCN)，并且不仅所述计算单元(CN)而且所述信号生成卡(SGB)均分别具有用于接收和/或发送时间同步消息及角度同步消息的至少一个与所述串行总线的接口。根据另一实施例，提供了一种硬件在环仿真器(1)，所述硬件在环仿真器(1)包括用于测试至少一个电子控制单元(ECU)的装置，所述装置具有-用于执行至少一个环境模型的至少一个计算单元(CN)，以及-用于为所述电子控制单元(EOT)提供至少一个信号的至少一个信号生成卡(SGB)，以及-用于在所述计算单元(CN)与所述信号生成卡(SGB)之间双向传输数据的至少一个串行总线(IOCN)，并且不仅所述计算单元(CN)而且所述信号生成卡(SGB)均分别具有用于接收和/或发送时间同步消息及角度同步消息的至少一个与所述串行总线的接口。优选地，所述串行总线(IOCN)是以太网连接。优选地，所述时间同步消息和/或所述角度同步消息包括在所述串行总线的网络协议栈的至少一个网络协议中。优选地，不仅所述计算单元(CN)而且所述信号生成卡(SGB)都被设置为在对至少两个通过所述串行总线(IOCN)依次传输的时间同步消息或者角度同步消息进行接收或发送之间，继续计算时间值或角度值。优选地，用于在所述计算单元(CN)上执行的环境模型具有用于提供计算时间和/或角度所需的主数据记录的模型部分，并且所述计算单元被设置为将所述主数据记录传输到第一串行总线。优选地，所述硬件在环仿真器包括至少一个汇流排(FR)以及用于在所述电子控制单元(ECU)的至少一个控制单元接线端子(E1，E2，E3，E4)与所述汇流排(FR)之间建立能通断的连接的故障转发装置(FRU)。优选地，所述硬件在环仿真器包括被设置为用于与至少一个汇流排(FR)建立能通断的连接以及切换不同的故障状态的故障引入装置(FIU)。优选地，所述硬件在环仿真器包括用于合并通道的合并装置。优选地，所述硬件在环仿真器包括用于进行剩余总线仿真的装置。根据本公开的一个实施例的一个技术效果是提高执行相对复杂的模型、尤其是复杂环境模型时的性能，或者提高在硬件扩展或者硬件空间分布方面的灵活性。以下将借助于示出本公开所述HIL仿真器的优选实施方式的附图来对本公开进行详细解释。附图1和2举例示意性也示出了连接有控制单元E⑶的HIL仿真器的几个模块以及连接在HIL/仿真器的真实负载。附图3中借助于一个例子示出了HIL仿真器内部的FRU、FR、FIU和PSB以及连接到HIL仿真器的外部E⑶的相互作用。为了简明起见，在这些附图中没有绘出所有模块、组件和连接。具体实施方式本公开所述的用于测试至少一个电子控制单元E⑶的装置包括用于运行至少一个环境模型的至少一个计算单元CN、用于为电子控制单元E⑶提供至少一个信号的至少一个信号生成卡SGB、以及用于在计算单元CN和信号生成卡SGB之间双向传输数据的至少一个串行总线IOCN；其中计算单元CN以及信号生成卡SGB各自具有至少一个到串行总线的接口，所述接口被设置用于接收和/或发送时间同步消息以及角同步消息。本公开所述的HIL仿真器1包括用于测试至少一个电子控制单元E⑶的装置，所述装置包括用于执行至少一个环境模型的至少一个计算单元CN、用于为电子控制单元E⑶提供至少一个信号的至少一个信号生成卡SGB、用于在计算单元CN与信号生成卡SGB之间双向传输数据的至少一个串行总线IOCN；其中计算单元CN以及信号生成卡SGB各自具有至少一个到串行总线的接口，所述接口被设置用于接收和/或发送时间同步消息以及角同步消息。按照本公开所述HIL仿真器1的一种优选实施方式，串行总线IOCN是一个以太网连接。本公开所述HIL仿真器1的另一有益实施方式的特征在于，串行总线的一个网络协议栈的至少一个网络协议包括时间同步消息和/或角同步消息。此外可以规定，在HIL仿真器1中，不仅计算单元CN、而且信号生成卡SGB都被设置为在对至少两个相继地经由串行总线IOCN传输的时间同步消息或角同步消息进行接收或发送之间，继续计算时间或角度值。优选地可以规定，对于HIL仿真器1，用于在计算单元CN上执行的环境模型具有用于提供用于时间计算和/或角度计算的主数据记录的模型部分，且所述计算单元被设置为将主数据记录传输到第一串行总线。HIL仿真器1的另一优选改进实施方式可以被设计为使得HIL仿真器包括至少一个汇流排FR和用于在控制单元E⑶的至少一个控制单元接线端子E1、E2、E3、E4与HIL仿真器1的汇流排FR之间建立能开关的连接的故障转发装置FRU。此外，HIL仿真器1还可以包括故障引入单元FIU，其中所述故障引入单元FIU被设置为与至少一个汇流排FR建立能开关的连接，以及切换不同的故障状态。此外，本公开所述的HIL仿真器1还可以包括用于组合通道的装置。此外，HIL仿真器1还可以具有用于剩余总线模拟(Restbus-Simulation)的装置。[0070]按照本公开所述HIL仿真器的另一优选实施方式，HIL仿真器被设置为同步于其它仿真或者独立于其它仿真地执行所谓的剩余总线仿真，以下还将对此进行详细说明。对于所谓组舍测试、即对多个经由总线相连的控制单元进行测试的一个主要前提条件就在于借助于例如CAN、LIN或FlexRay等之类的已知总线和总线协议进行的对控制单元之间的通信的监视。这里尤其重要而且应进行测试的是正常模式下的状态，即当控制单元组合的所有控制单元均存在、连接到总线上并且功能正常时的状态，但尤其还有故障情况下的状态，例如在某一总线用户(尤其是控制单元)失效，或者总线消息的包含错误的内容，或者总线线路上存在电气故障(短路)的情况下。如果首先利用本公开所述的HIL仿真器分开检查特定的控制单元，或者如果在组合测试连接到一条总线的多个控制单元时尚不存在以后将属于该组合的所有控制单元，则采用所谓的剩余总线仿真(Restbussimulation)，在剩余总线仿真中由HIL仿真器模拟缺失的总线设备(尤其是缺失的控制单元)。HIL仿真器的相应总线接口被连接到控制单元组合的总线，以执行剩余总线仿真。此外在进行仿真之前，还必须详细描述基于CAN数据库或LIN数据库或FlexRay数据库的全部通信(包括信号缩放(Signalskalierimg))以及动态特性，例如借助于美国TheMathfforks公司的软件MATLAB/Simulin。在对控制单元、例如用于汽车中的控制单元进行测试时，通常要考虑数百条消息和上千个信号。本公开所述HIL仿真器的一项任务可以是在剩余总线仿真过程中提供信号或消息，由一个或多个控制单元“期待”并在接收后处理这些信号或消息，但是不能由另一或另外多个控制单元发送这些信号或消息，因为这一或这些控制单元例如尚未准备好进行相关测试。HIL仿真器因此填补缺失的信号或消息的“空缺”，如上所述，由于在正常情况下存在但是在测试过程中(尚)未处在控制单元组合中的控制单元不会将其要发送的信号和消息发送到总线上，因此尤其有可能存在这种“空缺”。假设利用HIL仿真器对要替代的信号和消息的仿真(这里，HIL仿真器尤其模拟缺失的控制单元)所引起的总线数据传输基本上与在完整控制单元组合(没有一个/多个缺失或功能不正常的控制单元)时存在的数据传输一样，那么从已有控制单元的角度来看可能不能区分信号或消息是源自HIL仿真器还是(在以后的测试中)源自控制单元。基本上，上述剩余总线仿真的原理流程可以转而用于(除CAN、LIN、FlexRay之外的)其它总线。根据所要求的剩余总线仿真复杂性以及受其影响的方式，可以进行以下分类所谓的静态剩余总线仿真的特征主要在于，由HIL仿真器将预先设定的固定值(数据)传输到控制单元总线上。因此这些值在这种情况下并不随控制单元的仿真环境而变化。对于静态剩余总线仿真，在仿真过程中通常所采用的唯一干预措施仅仅是从HIL仿真器将预先定义的值传输到控制单元总线上，重复或者停止该传输。所谓的动态剩余总线仿真的特征主更在于，在传输之前利用在HIL仿真器上运行的模型重新计算要由HIL仿真器传输到控制单元总线上的值(数据)，而且最好考虑现存控制单元各自的当前状态和/或其功能。借助于所谓重放(Replay)进行的剩余总线仿真的特征主要在于，预先记录所选控制单元传输到总线(例如CAN总线)上的所选总线用户的数据(例如报文)，并且优选将其保存在文件中(例如所谓的日志文件中)，接着借助于HIL仿真器对该文件的读取将上述所选总线设备的数据传输到总线上。替代地可能的是，可以并非由HIL仿真器、而是由其它电子设备执行剩余总线仿直ο与本文另一处已经描述过的一样，按照本公开的一种优选实施方式的HIL仿真器优选具有计算单元(计算节点，缩写为CNComputationNode)、信号生成卡(缩写为SGB=SignalGenerationBoard)、电流或电压供应单元(电源或电压源)、优选也包括用于故障引入单元(缩写为FIU=FailureInsertionUnit)的电路元件的开关卡(缩写为PSB=PowerSwitchBoard(电源开关板))、信号检测卡(缩写为SMB:SignalMeasurementBoard(信号测量板))以及/或者总线卡(总线板BusBoard)。例如在本文中参考本专利申请人开发并且销售的CN、SGB、SMB、FIU和总线卡。例如，处理器卡或者PC机或工业计算机可以作为HIL仿真器的CN。同样地，多个计算机或者多个处理器卡共同地或者由至少一个计算机和至少一个独立的处理器卡组成的联网系统共同形成计算单元CN。根据选择，如下文所述，一个或多个SGB和/或SMB的两个或更多通道可以合并成一个功能单元。原则上HIL仿真器也可以不配备PSB和/或不配备FIU，但是如果不借助于其它系统组件、例如通过布置在仿真器之外并且最好与某一个CN且必要时与HIL仿真器的其它卡具有数据传输连接的外围电气电路装置提供相关功能的话，这通常会导致HIL仿真器的功能范围受到限制。可选地也可以规定，包括FIU的电路元件的PSB被设计为使得能通过组合没有开关元件的PSB与单独的FIU板卡来替代该PC板卡，但是将功能元件分离到两个独立板卡上经常需要占用更大的空间。按照本公开所述HIL仿真器的一种优选实施方式，其配备有用于合并通道的装置，借助于这个在下文中被称作合并装置(缩写为ZFV)的装置可以将所选通道合并成一个组合通道。根据应用范围与技术设计，尤其是根据组合通道的数量，在专业界有时将通道的合并过程称作通道绑定(英语为“ChannelBonding”)。本公开中所述的“组合通道”指的是通过借助于合并装置将至少两个通道联结或相连而产生的一个通道。但是，HIL仿真器的合并装置并非仅仅用来合并通道，相反，将组合通道重新分开同样也属于合并装置的功能范围。所谓“分开”因此指的是将至少一个通道从组合通道中分离出来。与非组合的(“普通”)通道一样，组合通道尤其同样也可用来提供模拟和数字的电信号、为执行器或传感器提供电流和电压、提供电路回路、尤其是要传输的最大电流值高于规定值(例如1安培)的那些电路回路的开关、提供时间控制和/或者角度控制的简单或复杂电流曲线和/或电压曲线、以及/或者提供欧姆负载、电感负载、电容负载或者组合负载，其中在本公开中所述的“组合负载”指的是由能测量的欧姆成分和/或电感成分和/或电容成分所构成的电气负载。[0091]优选地，在HIL仿真器中提供具有电气参数(尤其是欧姆电阻、电容和电感)的电气负载，且这些电气参数基本上与“真实负载”的电气参数一致，这里所述的“真实负载”尤其是指被设置为电气地且在可能的情况下还经由光导体例如与控制单元相连、并且优选地还利用源自控制单元的能量和/或数据的电气元件或电气组件(例如电动机、压电执行器或者电磁阀)。此外，未合并的(“普通”)通道以及能合并的通道尤其可被设置用来测量物理变量，尤其是电流、电压、事件之间的时间、频率等等。优选地，各个通道相互电隔离，但是优选地又能被合并装置将其重新连接。按照通道的另一优选实施方式，借助于电子保护电路保护这些通道，以避免这些通道过载，尤其是防止由高于规定值的电流引起的过载。可选地可以规定，作为电子保护电路的替代或者补充，配置一个或多个熔断式保险丝或者自恢复热保险丝(例如多熔丝(Multifile)保险丝)或者机电式保护装置来保护这些通道。此外，本公开所述的HIL仿真器还可以具有配置软件和/或能配置的电气元件，借助于该配置软件和/或能配置的电气元件能设置或配置用于保护通道的电子保护电路的触发极限值(触发值)。可选地，一个通道可以具有多个防止过载的保护装置，其中至少两个或者所有上述保护装置的组合对该通道进行保护，即熔断式保险丝和/或机电式保护装置和/或能通过软件进行配置的保护电路和/或能通过硬件进行配置或更换的保护电路。优选地，可以为一个或多个通道分配一个所谓的“故障路由装(FailureRoutingUnit)”，缩写为FRU。所述FRU在这里指的是能够将一个或多个通道与一个用于故障仿真的汇流排(故障轨线(FailRail)，缩写为FR)或者多个用于故障仿真的汇流排导电连接的装置，其中所述汇流排FR优选能与本申请书中另一处所述的FIU导电连接。因此，通道优选能经由FRU和经由FR与FIU导电连接。本公开所述HIL仿真器的一种优选实施方式包括在至少一种电气特性(例如单位长度电阻、单位长度电容和/或耐压强度)方面有所区别的至少两个汇流排FR或者至少两个导电芯线FR11、FR12、FR21、FR22。例如可以采用仿真场景，其中组合成一个组合通道的多个信号通道优选时间同步地经由FRU以及经由由FR1、FR2...,FRn构成的组合FR并且经由FIU与故障电位相连，其中组合通道与FIU之间流动的可选能设置的高电流分配到FRl至Ffoi上。因此，在这些仿真场景下可以在较高电流的情况下在规定的极限范围之内防止FR的过载。现在将以一个SGB的通道为例，详细解释合并装置如何以及为何优选能在HIL仿真器中使用。例如应假设设置SGB的第一和第二信号通道，其中这两个单独的信号通道各自提供张弛振荡器(英语为“relaxationoscillator",)的所谓锯齿波信号(英语为"sawtoothsignar，，)。还应假设例如一个单独的信号通道的最大电流值被限制为最大300mA，以便例如不使张弛振荡器过载或者例如防止触发一个单独的通道的电气保险丝。此外还应假设对于仿真场景需要提供最大电流为500mA的锯齿波信号。在该示例的边界条件下不能以一个单独的通道来解决这一任务，因为该通道独自不是被指定也不是被确定尺寸用于所要求的最大电流。但是，按照本公开所述HIL仿真器的所述另一优选实施方式的合并装置对于上述应用情况提供了以下可能性，即通过将两个分量电流(Teiistrom)相加而获得最大电流为500mA的锯齿波信号。这例如可以通过以下方式被实现，即两个单独的信号通道分别同步地提供分量电流最大为250mA的锯齿波信号，然后合并装置利用并联将这两个分量电流合并成最大为500mA的总电流。SGB的一种实施方式可以规定，能由SGB提供的信号被指定为波形表(缩写为WT)，有时也被称作信号值表。数十年来专业人士就已了解如何利用所休存的波形表WT可以生成几乎任意的信号，例如可参阅编号为4133241的美国专利，因此在本说明书中不再予以赘述。借助于WT的信号合成方法已知并非仅仅用于电子仪表，而是也可用于仿真应用，或者泛泛而言可用于测试应用。对于汽车工业、机械制造以及航空/航天领域的测试和仿真应用，WT信号合成例如用来根据物理参数(例如温度，转速，速度，加速度等等)生成信号，尤其是电流变化曲线和电压变化曲线，这些信号例如可以基本上等同于传感器信号，并且可以作为调节器、信号处理装置等等的输入信号。除了借助于数学计算来创建之外，WT尤其也可借助于电子地记录已知信号源而被获得，其中在必要时还可在记录信号之后补充信号改变(例如滤出谐波或者干扰信号)，然后再保存最终版本的WT，并且将其提供用于信号合成。按照本公开所述HIL仿真器的另一优选实施方式，该仿真器具有一个或多个能通过软件控制的电流宿(Stromsenke，英语为“currentsink”，缩写为CS)。HIL仿真器的另一优选实施方式可以包括至少一个能通过软件控制的组合式电流宿-电流源(英语为"currentsink/source，，，缩写为CSS)。根据利用配置软件进行的设置，被电流宿影响的电流值可以选择性地要么是恒定不变的，要么是变化的。尤其地，借助于电流宿进行影响的电流值可以是能根据时间值或者角度值，或者既根据时间值也根据角度值(例如内燃机或内燃机模型的曲轴角度或凸轮轴角度)改变的，这在这些情况下就意味着存在以下函数关系a)ICS=函数(时间)或者b)Ics=函数(角度)或者c)Ics=函数(时间，角度)。对于组合式电流宿-电流源也可以存在类似的函数关系。为了实现更高的电流值可以规定借助于合并装置连接HIL仿真器内的多个电流宿。但是，本公开所述HIL仿真器的合并装置可以不仅被用来为了将各个通道的电流相加而将通道合并，相反，合并装置尤其也可以用来获得较高的电压或者增大所谓的总线带宽，也就是提高总线的数据路径的数量。尤其可以在两个单独的电压供应通道或者信号通道的串联电路路径上借助于合并装置实现电压升高。尤其可以借助于合并装置来提高由至少两个单独的总线通道构成的一个并行总线的总线带宽，其中所述至少两个单独的总线通道在合并之后并行工作，并且优选相互同步。出于不同的原因，一个组合通道的各个通道的负载的绝对对称通常无法实现，或者不能以对于电路技术开销经济的花费而实现，或者在某些应用情况下甚至是不需要的。例如出于电路技术方面的原因，对于一个组合信号通道或电流供应通道，经常导致对于由所述合并装置相互连接的各个通道不对称的电流分配。这种不对称的原因例如可能就在于电子元件的生产所决定的公差或偏差，这些公差或偏差即使在通道的电路结构相同构造的情况下通常也是无法避免的。以下将借助于其中一个联合的通道具有两个电流供应通道的示例性情形来阐述可以如何考虑属于联合通道的这两个单独通道的控制或调节中的不对称负载。就本示例而言，此外还假设这两个单独通道中每一个通道被尺寸设计用于最大电流强度为10A。如果不考虑联合通道的不对称性，那么对于其，最大电流强度为20A。但是，不对称性的考虑要求降低联合通道的最大电流强度。视电路技术实现而定，适当的可以是降低例如至30%，优选降低20%。在考虑优选降低率的情况下，在该示例中，从上述20A中减去20%，也就是减去4A。因此，对于联合通道，最大电流强度就是16A。对应于各个单独通道或者联合通道的电流控制在所述情况下优选自动地确保联合通道的负荷不超过16A极限。如果在对于各个通道的边界条件相同的情况下要求提供20A的电流，则必须以与前所述类似的方式添加第三个通道到该联合通道按照与在HIL仿真器中使用上述联合信号通道或者电流供应单元的通道以便能够更灵活地提供用户所要求的电流值类似的方式，按照本公开所述HIL仿真器的另一优选实施方式，将一个信号测量卡(SMB)的两个或更多单独的检测通道组合成为一个联合测量通道。例如包括两个并联的单独的电流测量通道的用于电流测量的联舍测量通道例如可以被构造为测量比一个单独的电流测量通道按照其电路技术结构或其尺寸而能够测量的更高的电流。按照本公开所述HIL仿真器的另一优选实施方式，该仿真器具有至少一个开关卡，开关卡的通道尤其具有以下作用将能与这些通道之一相连的至少一个电流源或电压源与至少一个用电器或电气负载相连，或者将该用电器或电气负载与电流源或电压源分开。这样的通道优选可以并联连接地在开关卡上运行，因此能实现用来进行开关的联合通道，包括两个或更多用来进行开关的单独通道。借助于这种并联连接尤其可以接通比在没有该并联连接的情况下可能或允许的电流更高的电流。多年以来经常使用多处理器系统(缩写为MP系统)作为HIL仿真器的计算单元，以便调整计算能力和I/O性能。已知将计算过程分配到多个处理器上相比于分配到同类的一个处理器上而言提升了计算能力。也可以规定每个处理器可以独立地通过短的、延迟小的宽带的连接访问其所连接的I/O。其中MP系统典型的清楚地分开这些处理器是有利的例如不一起使用处理器的主要资源，如缓存和中断控制器，这在I/O访问数量过大时出现限制作用。此外还可利用MP系统实现模决化。例如可以将针对各个控制单元或者汽车区域的测试系统组合成为联合仿真器。通过专用总线连接实现HIL仿真器内或包括多个联网13HIL仿真器的联合仿真器内处理器之间的对于总处理能力重要的通信。优选在仿真内利用软件模型的MP扩展进行通信配置，同样的还有总模型的划分以及将任务分配到各个处理器。为了获得最佳总体性能，优选地可以单独地为各个模型中每一个设置仿真步长、积分算法和触发条件。一种类似的方法也能应用于多内核处理器板卡，缩写为MC处理器板卡，其各个处理器内核(Cores)可以内部地通过其高速连接、例如通过共用的内存来交换数据。用户因此可以像多处理器系统内的处理器一样连接多内核处理器的各个处理器内核，并且也可以将这些系统中的多个无缝耦接。此外，MP系统也可以由多内核处理器和单内核处理器混合构成。通常使用总线连接用于多个处理器板卡之间的通信。用户利用专用的仿真块对不同处理器内核或者不同处理器扳卡上任务之间的数据交换进行配置。即使底层通信通常是以不同物理方式实现的，尤其是对于多内核处理器内的处理器内部通信以及处理器板卡之间的总线连接而言，仿真块的编程接口经常是统一的。因此在调整MC和MP系统的计算能力时达到一般性。对于MC处理器而言典型的是，公共I/O接口的处理能力并不以与计算能力一样的幅度提升，这在具有非常多I/O访问的实时仿真过程中导致计算单元的性能下降。因此，MP系统由于其清晰地分开了处理器资源而在某些I/O密集型的应用中经常优于MC处理器。但是，MC系统有利地能用于许多计算密集型的实时仿真，尤其是那些其中要求计算单元和I/O卡之间较高数据交换速度的实时仿真。MC处理器中的一大特点就是同步的多任务处理。其中用户不必设定哪一个处理器内核(Core)应完成哪一个任务，而是通常集成于处理器内的内部调度单元(经常被称作调度器)自主地将运算负荷分配到各个处理器内核。这种方法的优点在于，不必由用户分配仿真模型在多个处理器内核上进行计算。也可以利用一个MC系统的各个处理器内核来执行完全不同的任务。因此，例如可以指定一个处理器内核来只处理HIL仿真器与主机系统之间的通信，其余处理器内核仅用于仿真模型的计算。这种方式的好处在于，对于实时计算而言十分重要的仿真模型计算时间不受到与主机的通信的影响，或者只受到微不足道的影响。还可能的是在一个MC或MP系统的处理器内核上可以运行不同的操作系统。因此，例如在一个MP系统中可以在一个处理器上运行主机系统软件，在另一个处理器上运行实时操作系统以及仿真模型的计算，尤其是环境模型的计算。对于MC系统，这种分配也能应用于一个处理器的各个处理器内核。因此，在一个具有两个处理器内核的处理器中可以在一个处理器内核上运行主机系统，在另一个处理器内核上运行实时操作系统。在具有多个处理器内核的处理器上可以将多个不同的操作系统分配给一个处理器内核，或者给一个操作系统分配操作系统可以将其工作负荷分配到的多个处理器内核。例如如果HIL仿真器的计算单元具有一个MC处理器，其中至少一个处理器内核(Core)设置用于在一种标准操作系统(例如微软视窗7)下运行主机系统软件，至少一个其他处理器内核在一种实时操作系统下运行实时应用程序，那么这可能使迄今为止通常用于操作实时计算机的单独的主计算机成为多余的。对于MC处理器的处理器内核，常见的任务分配类型可以划分如下非对称多处理(AMP)-在每个处理器内核上运行一个单独的操作系统(缩写为OS)或者同一OS的单独安装。典型地，其中每个软件进程绑定到一个单独的处理器内核。对称多处理(SMP)-唯一一个OS同时操作所有处理器内核。OS可以动态地使每一个进程在每一个可用的处理器内核上运行，并且因此使得能够完全利用所有处理器内核。混舍多处理(BMP)-类似于SMP，这里也是唯一一个OS同时操作所有处理器内核，但是各个进程可以被限制到一个特定的处理器内核。AMP提供与老代码更好的兼容，其中SMP提供更多的并行性以及更简单的资源管理。BMP组合了这两种方法的优点。正如在SMP中一样，唯一一个OS安装具有对于所有系统资源的概览。但是BMP更进了一步，因为允许开发人员将进程和与之相关的线程限制到一个特定处理器内核这种方法允许利用原有的应用软件，而不必为了改进其原有应用软件使之适应于多内核环境而投入较高花费。此外，这种方法还允许更新的应用，由多内核硬件使用并行处理和动态负载均衡的所有优点。对于MP系统，也可以将处理器与不同的架构相连。例如，在该情形下有x86架构、PowerPC架构和MIPS架构。由于一些计算任务能在不同的处理器架构上以不同的效率执行，因此可能的是在MP系统上实现一种方法将相应计算任务分配给最合适的处理器，这可以导致HIL仿真器的性能提升。关于MP和MC系统的更多说明可参阅期刊ATZElektronik(Himmler,Α.,“Modular,ScalableHardware-in-the-loopSystems,"ATZelektronikworldwide5(2):36-39,2010)。在本公开的另一实施方式中，连接所谓的真实负载以及仅对真实负载的电气特性进行仿真的等效负载。经常将电气模块或机电模块(例如传感器或电动机)称作真实负载，其中该模块在控制单元ECU的使用区域中连接在该控制单元上，以便将例如传感器信号传输绐控制单元，或者作为受控制单元影响的执行器。等效负载经常也是电气模决或机电模块，例如电磁铁或者可调或不可调的欧姆电阻或者电容器或者包括电阻、电容器和/或线圈并且在对于仿真而言主要的特性(尤其是电气特性)方面接近于相应的真实负载的电路系统。例如，起到等效负载作用的欧姆电阻可以替代传感器(真实负载)进行仿真。对于仿真，真实负载或等效负载经常在其数学建模过于费事，或者真实负载或等效负载的数学模型与其在与控制单元ECU的相互作用方面的特性不充分地一致时被使用。真实负载优选外接到HIL仿真器，因为这里尤其不必考虑HIL仿真器的外壳或插件或者拖架(Schubladen)引起的空间约束。例如，大型电机之类的大型真实负载能外接到HIL仿真器。如果真实负载或等效负载的空间延伸范围允许，替代地也可以将其布置在HIL仿真器内，尤其还可以布置在HIL仿真器的接线拖架内。[0153]真实负载优选连接到HIL仿真器，而不直接连接到待测试的控制单元E⑶，以便即使在真实负载的情况下也能进行故障仿真(参见关于FIU和FRU的文字段落)。在本公开的另一种实施方式中，设置用于HIL仿真器的能更换的负载拖架，其中例如用于测试不同控制单元的所有等效负载和真实负载位于该能更换的负载拖架中。如果为了测试不同的控制单元必须将负载匹配于HIL仿真器，则优选通过更换HIL仿真器的负载拖架进行该匹配。此外，HIL仿真器还可以具有所谓的断路测试器(Break-Out-Box)和/或带不必在控制单元变量变化时被更换的等效负载的负载卡。按照一种有益的实施方式，HIL仿真器的各个单元或模块被构造成拖架。这样就能迅速地根据不同的要求改装仿真器。例如，仿真器的接线的接线元件被设置在拖架内。通过该方式，尤其是当匹配内部接线时，只需要更换预先准备的拖架，而不需要逐一更改许多电缆。当将仿真器匹配新的要求(例如测试另一个控制单元)时，这样就能大大节约时间。以下将此类可以布置在仿真器外壳之并且包括HIL仿真器的接钱的接线元件的可更换池架称作“接线拖架”。特定外部硬件(尤其是能连接到HIL仿真器的外围外部负载或例如控制单元)的接线端子(连接插孔和/或连接插头)可以位于接线拖架的外侧和/或内侧上。为了提供或更改特定硬件的连接可能，只需要更换预先准备的匹配于上述特定硬件的拖架。同样，真实负载可以安装在拖架中。在更换真实负载(例如内燃机的节气门)时，只需要更换预先准备的拖架，而不必逐一更改许多接线端子。按照HIL仿真器的接线拖架的一种有益实施方式，尤在相应拖架内进行接线与真实负载的匹配。这样，通常就不必在更换拖架之后在该拖架之外更改接线，或者至少改动规模小于没有此类接线拖架的情况。为了在出现电气故障时对控制单元的正确或所期望的功能进行测试，这些故障优选被纳入仿真之中。为此，利用HIL仿真器1将例如控制单元E⑶的电气输入端或输出端与接地电位(缩写为GMD)或者电源电压端子POT或者控制单元或HIL仿真器的其它输入端或输出端短接。按照本公开所述HIL仿真器1的另一种有益实施方式，如附图3简化示意图所示，该仿真器包括由至少一个在附图3中显示为两个I/O卡(缩写为Ι/0-Β)内虚线框的故障转发装置FRU、至少一个汇流排FR以及至少一个故障引入单元FIU构成的组合。此外，在按照附图3所示HIL仿真器1的这种示例性实施方式中，故障引入单元FIU可以与至少一个也被称作PSB的开关卡相连，其中替代池也可以规定开关卡和故障引入单元整合在一个部件中，尤其是在一个板卡之内。优选地，按照附图3所示实施例的开关的开关状态能由一个或多个计算单元CN(附图3中没有绘出)和/或由HIL仿真器1的输入/输出卡(也称作I/O卡、Ι/0-Β)上的微处理器或FPGA元件(附图3中没有绘出)控制，所述开关尤其可以被实现为半导体开关(例如晶体管)或者继电器元件。[0168]附图3示意地示出了待测试控制单元ECU的简化图，该控制单元经由多个控制单元接线端子El、E2、E3、E4与HIL仿真器的I/O卡相连。控制单元接线端子E6与电源BAT的接地电位GND相连，所述电源尤其可以被实现为受控电源件或者电池。控制单元接线端子E5与电源BAT的电源电压接线端子POT相连。优选设置在也被称作PSB的开关卡上的开关S7在其第二开关位置中建立开关S2、S3、S5、S6与接地电位GND并因此与E6的连接。在开关S7的第一开关位置，建立开关S2、S3、S5、S6与电源电压接线端子POT并因此与E5的连接。尤其地，信号生成卡SGB和信号测量卡SMB以及其它使HIL仿真器与所连接的控制单元ECU交换信号的板卡属于HIL仿真器1的I/O卡(也称作Ι/0-Β)。其中优选地，可以不仅利用电导线、而且在部分段上尤其还借助光波导传输信号。缩写为FRU的故障转发装置(英语为“failureroutingunit”故障路由单元)可以安装到上述类型的I/O卡之中。利用故障转发装置FRU可以将例如在附图3中源自控制单元接线端子El和E2或E3和E4的电路回路转接到汇流排FR上。从控制单元ECU的控制单元接线端子El和E2通向上面所示的Ι/0-Β的通道KE1、KE2在第一开关S21闭合并且第二和第三开关S20、S22断开时形成经由I/O功能单元IOFUl的电路回路，所述I/O功能单元优选对控制单元环境中的某一种元件(例如传感器或电阻)进行仿真。以类似方式建立E3和E4与按照附图3下方所示的I/O卡Ι/0-Β的连接，并且E3以及E4可以被分配给第二I/O功能单元I0FU2。如附图3所示，利用上面的故障转发装置FRU的开关S20和S22能建立与第一双芯导线FRl的连接。以类似方式，开关S30和S32分配给第二双芯导线FR2。导电芯线FR11、FR12、FR21、FR22相互电气隔离。优选地，其被实现为板卡上的印刷导线或者被实现为柔性或刚性的缆线。汇流排FR优选包括至少两个双芯导线FRl和FR2。I/O卡Ι/0-Β的故障转发装置FRU优选由三个开关构成，在附图3中以S20、S21、S22或者以S30、S31、S32表示这些开关。第一开关S21用来中断原来的电路回路。这个第一开关S21优选被实现为继电器。实现为继电器就使得中断的导线具有自然(frei)电位；相反，实现为半导体开关会即使在断开状态下也使得能够实现分开的导线之间通常不期望的容性耦合。从附图3中的控制单元接线端子El开始，第二开关S20布置在第一开关S21前端，并且第三开关S22布置在第一开关S21后面。经由第二开关S20和第三开关S22可以将电流分别转接到汇流排FR的一根芯线上。在附图3所示的示例中，汇流排FR由两个双芯电导线FRl或FR2构成。优选地，对应于双芯导线FRl的相互电气隔离的芯线FRll和FR12具有与对应于双芯导线FR2的电气隔离芯线FR21和FR22不同的电气特性。按照本公开的一种优选实施方式，汇流排FR或双芯导线FRl和FR2或其芯线的电气特性匹配于待连接设备或者匹配于在控制单元测试过程中尤其对于线路电气常数(单位长度电阻、单位长度电容等等)存在的使用条件。优选地能通过软件选择Ι/0-Β和故障引入装置上的开关位置，并且从而也能选择用于不同仿真的芯线。优选地，汇流排或者相应双芯导线中的一个或其芯线可以被设计为使得能够传导较高的电流而没有汇流排受损的风险，或者使得一根或多根芯线或所连接的半导体开关的电容特别低，或者使得双芯导线中的一个具有较高的耐压强度。从附图3所示的示意图可以看出，经由汇流排FR，例如源自控制单元接线端子El至E4之一的信号可以传递给故障引入单元FIU。利用故障引入单元FIU可以产生不同的故障。如果不应产生故障，那么只要建立从一控制单元接线端子经由I/O功能单元到另一控制单元接线端子的电路回路，例如从El经由IOFUl到E2。优选地，在本公开所述HIL仿真器上执行的计算机程序控制附图3中所示的所有开关，包括半导体开关Sl至S6。根据Ι/0-Β或那里的故障转发装置FRU、故障引入装置FIU、附图3中标识为PSB的开关卡上的开关位置，为测试控制单元ECU而模拟不同类型的故障。根据哪一个类型的连接线应具有所仿真的故障，可以规定匹配开关顺序。如果控制单元接线端子El是总线(例如CAN总线)上的端子，则优选可以采用以下开关顺序首先通过按照待模拟的故障预先将故障引入单元FIU的相应开关置于所期望的开关状态来利用故障引入单元FIU准备故障，然后才经由故障转发装置FRU的第二开关S20并且经由汇流排FR(更准确地说是导电芯线FR11)将总线端子El的信号传递给故障引入单元FIU。这是有利的，因为单个总线线路经由故障引入单元FIU的改道会由于导线长度以及诸如电阻或电容之类的附加寄生效应而干扰总线传输。故障引入单元FIU包括若干例如可以如附图3所示相互连接的开关。以下将借助于一种实施例来解释故障引入单元FIU的工作原理。一种能模拟的故障是导线断开。为了模拟该故障，在通过汇流排FR和故障引入单元FIU形成电路回路之后，利用开关Sl或S4将故障引入单元FIU中的电路回路中断。优选地，这些开关被实现为半导体开关。与继电器相比，半导体开关具有不抖动、能相对迅速并且时间相对精确地开关的优点。除了模拟断线之外，也可以用类似方式模拟接触不良，方法是例如开关Sl和/或开关S4按照预先设定的时间顺序反复打开、闭合。另一种能模拟的故障是I/O通道短路，例如从控制单元接线端子E3起始的通道对电源电压接线端子POT短路。为了模拟该故障，例如通过开关S30首先建立与汇流排FR的连接，更准确地说是建立与芯线FR21的连接。接着，通过开关S5和S7提供与电源电压接线端子POT之间的导电连接。当处在该起始位置时，按照附图3所示的示例电路，只要、将开关S7转换到其另一开关位置，即可模拟控制单元接线端子E3对接地电位GND短路。可以采用附图中没有绘出的其它实施方式，从汇流排FR能建立与具有不同电位的其它接线端子(例如P0T2，P0T3,两者均没有绘出)的连接。另一种能模拟的故障是两个I/O通道之间短路，尤其是控制单元E⑶的两个通道之间的短路。以下将根据附图3所示的实施例，解释如何可以利用HIL仿真器1使得例如从控制单元接线端子El和E3起始的I/O通道短路。在本示例中，借助于上方Ι/0-Β的闭合的第二开关S20将源自于控制单元接线端子El的信号传递到汇流排FR的芯线FR11。上方Ι/0-Β的第一开关S21此时断开。此外，借助于下方Ι/0-Β的闭合的第二开关S30将源自于控制单元接线端子E3的信号传递到汇流排FR的芯线FR21。下方Ι/0-Β的第一开关S31此时断开。在完成上述准备步骤之后，通过闭合故障引入单元FIU的开关R5，执行从控制单元的El和E3通向HIL仿真器1的两个I/O通道之间的实际短路模拟。可以通过故障转发装置FRU、故障引入单元FIU和/或开关卡上开关状态的其他组合，实现其它的故障模拟。本公开提供了一种用于测试至少一个电子控制单元(ECU)的装置，所述装置具有-用于执行至少一个环境模型的至少一个计算单元(CN)，以及-用于为所述电子控制单元(EOT)提供至少一个信号的至少一个信号生成卡(SGB)，以及-用于在所述计算单元(CN)与所述信号生成卡(SGB)之间双向传输数据的至少一个串行总线(IOCN)，并且不仅所述计算单元(CN)而且所述信号生成卡(SGB)均分别具有被设置用于接收和/或发送时间同步消息及角度同步消息的至少一个与所述串行总线的接口。本公开还提供了一种硬件在环仿真器(1)，所述硬件在环仿真器(1)包括用于测试至少一个电子控制单元(ECU)的装置，所述装置具有-用于执行至少一个环境模型的至少一个计算单元(CN)，以及-用于为所述电子控制单元(EOT)提供至少一个信号的至少一个信号生成卡(SGB)，以及-用于在所述计算单元(CN)与所述信号生成卡(SGB)之间双向传输数据的至少一个串行总线(IOCN)，并且不仅所述计算单元(CN)而且所述信号生成卡(SGB)均分别具有用于接收和/或发送时间同步消息及角度同步消息的至少一个与所述串行总线的接口。优选地，对于根据本公开的硬件在环仿真器(1)，所述串行总线(IOCN)是以太网连接。优选地，对于根据本公开的硬件在环仿真器(1)，所述串行总线的网络协议栈的至少一个网络协议包括所述时间同步消息和/或所述角度同步消息。优选地，对于根据本公开的硬件在环仿真器(1)，不仅所述计算单元(CN)而且所述信号生成卡(SGB)都包括用于在对至少两个通过所述串行总线(IOCN)依次传输的时间同步消息或者角度同步消息进行接收或发送之间，继续计算时间值或角度值的装置。优选地，对于根据本公开的硬件在环仿真器(1)，用于在所述计算单元(CN)上执行的环境模型具有用于提供计算时间和/或角度所需的主数据记录的模型部分，并且所述计算单元具有用于将所述主数据记录传输到第一串行总线的装置。优选地，根据本公开的硬件在环仿真器(1)包括至少一个汇流排(FR)以及用于在所述电子控制单元(ECU)的至少一个控制单元接线端子(E1，E2，E3，E4)与所述汇流排(FR)之间建立能通断的连接的故障转发装置(FRU)。优选地，根据本公开的硬件在环仿真器(1)包括被用于与至少一个汇流排(FR)建立能通断的连接以及切换不同的故障状态的故障引入装置(FIU)。[0212]优选地，根据本公开的硬件在环仿真器(1)包括用于合并通道的合并装置。优选地，根据本公开的硬件在环仿真器(1)包括用于进行剩余总线仿真的装置。附图标记/缩写及专业术语的组合列表缩写与附图椒己英语ADCanalog/digitalConverter微转换器AMPasymmetricalmultiprocessing非对称多处理器方法board(generictermfor板卡(可以为测试系统的印刷printedcireuitboards电軌的总称)isertableintotheHiL-Simulator)BATvoltagesource电源(例如被实现为受控电源件或者电池)BMP齡多处理器方法bspw.forexample例如CANControUerAreaNetwork控制器局域网络CBUunitforChannelbondingorChannelbondingapparatus絲装置或通道絲装置CNcomputationnode计料元COconnector插紐接器CSCurrentsink电？縮CSSCurrentsink/source组合式电资电流源El,E2,...E6控制单舰线端子ECUelectronicalcontrolunit控制单元ESembeddedsystem&式系统FIUfailureinsertionunit射章引入单元FRfailrail能与FIU和FRU连接的汇流排或电拂20权利要求1.一种用于测试至少一个电子控制单元的测试装置，其特征在于，所述测试装置具有-用于执行至少一个环境模型的至少一个计算单元，以及-用于为所述电子控制单元提供至少一个信号的至少一个信号生成卡，以及-用于在所述计算单元与所述信号生成卡之间双向传输数据的至少一个串行总线，并且不仅所述计算单元而且所述信号生成卡均分别具有用于接收和/或发送时间同步消息及角度同步消息的至少一个与所述串行总线的接口。2.—种硬件在环仿真器，其特征在于，所述硬件在环仿真器包括用于测试至少一个电子控制单元的装置，所述装置具有-用于执行至少一个环境模型的至少一个计算单元，以及-用于为所述电子控制单元提供至少一个信号的至少一个信号生成卡，以及-用于在所述计算单元与所述信号生成卡之间双向传输数据的至少一个串行总线，并且不仅所述计算单元而且所述信号生成卡均分别具有用于接收和/或发送时间同步消息及角度同步消息的至少一个与所述串行总线的接口。3.根据权利要求2所述的硬件在环仿真器，其特征在于，所述串行总线是以太网连接。4.根据权利要求2或3所述的硬件在环仿真器，其特征在于，用于在所述计算单元上执行的环境模型具有用于提供计算时间和/或角度所需的主数据记录的模型部分，并且所述计算单元具有用于将所述主数据记录传输到第一串行总线的装置。5.根据权利要求2或3所述的硬件在环仿真器，其特征在于，所述硬件在环仿真器包括至少一个汇流排以及用于在所述电子控制单元的至少一个控制单元接线端子与所述汇流排之间建立能通断的连接的故障转发装置。6.根据权利要求5所述的硬件在环仿真器，其特征在于，所述硬件在环仿真器包括用于与至少一个汇流排建立能通断的连接以及切换不同的故障状态的故障引入装置。7.根据权利要求2或3所述的硬件在环仿真器，其特征在于，所述硬件在环仿真器包括用于合并通道的合并装置。专利摘要本公开涉及一种用来测试至少一个控制单元的装置，具有用来执行至少一个环境模型的至少一个计算单元、用来为电子控制单元提供至少一个信号的至少一个信号生成卡、及用来在计算单元与信号生成卡之间双向传输数据的至少一个串行总线，且不仅计算单元而且信号生成卡均具有用来接收和/或发送时间同步消息及角度同步消息的至少一个与串行总线的接口。本公开一实施例解决的一个问题是克服用于测试至少一个电子控制单元的传统装置和传统的HIL仿真器在执行相对复杂的模型、尤其是复杂环境模型时存在性能瓶颈，或者提高在硬件扩展或者硬件空间分布方面的灵活性。根据本公开的一个实施例的一个用途是对汽车中的控制单元进行测试。文档编号G05B23/02GK202183045SQ20112004326公开日2012年4月4日申请日期2011年1月26日优先权日2010年11月9日发明者S·克里贝尔,S·科埃勒申请人:帝斯贝思数字信号处理和控制工程有限公司