专利名称：一种参考电压缓冲电路的制作方法
技术领域：
本实用新型属于集成电路领域，尤其涉及一种参考电压缓冲电路。
背景技术：
参考电压缓冲电路广泛地应用于各种模数转换器(ADC，Analog-to-DigitalConverter)或其他需要参考电压的电路中，其功能是隔离后级电路对前级参考电压的影响，并提供一种能够驱动后级电路的跟随前级参考电压的参考电压信号。如图I所示，为现有技术提供的差分参考电压缓冲电路。第一运算放大器Al与第五NMOS管M5连成负反馈的形式，第二运算放大器A2与第七PMOS管M7连成负反馈的形式。当第一运算放大器Al正输入端输入第一输入参考电压VREFP_IN，第二运算放大器A2正输入端输入第二输入参考电压VREFN_IN时,第一运算放大器Al的输出端会产生第一 电压信号VI,第二运算放大器A2的输出端会产生第二电压信号V2,第一电压信号Vl驱动第五NMOS管M5和第六NMOS管M6，第二电压信号V2驱动第七PMOS管M7和第八PMOS管M8。当第六NMOS管M6的宽长比(W/L)6为第五NMOS管M5的宽长比(W/L)J^N倍，且第八PMOS管M8的宽长比(W/L)8为第七PMOS管M7的宽长比(W/L)7的N倍，第二电阻R2阻值的大小是第一电阻Rl阻值的大小的1/N时，第六NMOS管M6和第五NMOS管M5的工作点相同，第八PMOS管M8和第七PMOS管M7的工作点相同，即有第一输出参考电压VREFP等于第五NMOS管源极电压VP，第二输出参考电压VREFN等于第七PMOS管源极电压VN。当第一运算放大器Al和第二运算放大器A2均为理想运放时，VP=VREFP_IN, VN=VREFN_IN，因此，VREFP=VREFP_IN, VREFN=VREFN_IN,即 VREFP 跟随了参考电压 VREFP_IN，VREFN 跟随了参考电压 VREFN_IN。该差分参考缓冲电路具有低输出阻抗，即第一输出端VREFP的阻抗大约为l/gm6，第二输出端VREFN的阻抗大约为l/gm8，所以其驱动能力较强，输出参考电压能快速的稳定。但是其具有如下不足之处(I)在集成电路的制造过程中，电阻的绝对误差高达±20%，如果第一电阻Rl阻值减小20%，则会导致第一电流Il增加20%，假设这时第五NMOS管源极电压VP跟随第一输入参考电压VREFP_IN，第七PMOS管源极电压VN跟随第二输入参考电压VREFN_IN，在这样的情况下，第一电压信号Vl会增大,第二电压信号V2会减小,可能出现的情况是由于第一电压信号Vl增大到一定程度，造成第一运算放大器Al输出级的部分管子处于线性区，由于第二电压信号V2减小到一定程度，造成第二运算放大器A2输出级的部分管子处于线性区，从而使第一运算放大器Al和第二运算放大器A2的性能下降或功能失效，导致第五NMOS管源极电压VP不能很好跟随第一输入参考电压VREFP_IN，第七PMOS管源极电压VN不能很好跟随第二输入参考电压VREFN_IN，即使第五NMOS管M5与第六NMOS管M6、第一电阻Rl和第二电阻R2、第七PMOS管M7与第八PMOS管M8完全匹配，即第一输出参考电压VREFP等于第五NMOS管源极电压VP，第二输出参考电压VREFN等于第七PMOS管源极电压VN，第一输出参考电压VREFP也不等于第一输入参考电压VREFP_IN，第二输出参考电压VREFN也不等于第二输入参考电压VREFN_IN，即参考电压跟缓冲电路输出的参考电压不能很好地跟随输入的参考电压。(2)假设第一电阻Rl和第二电阻R2的绝对误差都很小，但是由于第一电阻Rl与第二电阻R2的失配，以及第五NMOS管M5与第六NMOS管M6、第七PMOS管M7与第八PMOS管M8的阈值电压、尺寸等的失配会使第六NMOS管M6与第五NMOS管M5、第八PMOS管M8与第七PMOS管M7的工作点不一致，导致第一输出参考电压VREFP不等于第五NMOS管源极电压VP，第二输出参考电压VREFN不等于第七PMOS管源极电压VN，从而第一输出参考电压VREFP不等于第一输入参考电压VREFP_IN，第二输出参考电压VREFN不等于第二输入参考电压VREFN_IN，即输出的参考电压不能很好地跟随输入的参考电压。(3)由于电源电压、工艺角、温度等因素的变化，会造成第一电流Il和第二电流12失配较大，所以第六NMOS管M6与第五NMOS管M5、第八PMOS管M8与第七PMOS管M7的工作点变化较大，从而输出的参考电压不能很好地跟随输入的参考电压，电路鲁棒性较差。
实用新型内容本实用新型为解决现有参考电压缓冲电路出现的输出的参考电压不能很好的跟随输入参考电压的技术问题，提供一种具有精确电压跟随能力的参考电压缓冲电路。一种参考电压缓冲电路，包括第一运算放大器驱动的第一 mos管和第二 mos管，以及电流镜电路，所述电流镜电路与第一mos管和第二mos管连接；所述第二mos管的源极为参考电压输出端。进一步的，所述参考电压缓冲电路还包括第二运算放大器及其驱动的第七mos管和第八mos管,所述第七mos管和第八mos管与所述电流镜电路连接；所述第八mos管的源极为参考电压输出VREFN。本实用新型的参考电压缓冲电路中电流镜电路能够提供精确匹配的电流，进而产生精确匹配的电路工作点，解决现有技术参考电压缓冲电路中电阻误差、或两个电阻失配、或电源电压、工艺角、温度等因素变化引起的输出电压不能很好的跟随输入电压的技术问题；从而使本实用新型参考电压缓冲电路的输出电压具有精确跟随输入电压的效果。
图I是现有技术提供的参考电压缓冲电路的电路图。图2是本实用新型实施例I提供的参考电压缓冲电路的电路图。图3是本实用新型实施例2提供的参考电压缓冲电路的电路图。图4是本实用新型实施例3提供的参考电压缓冲电路的电路图。图5是本实用新型实施例4提供的参考电压缓冲电路的电路图。图6是本实用新型实施例5提供的参考电压缓冲电路的电路图。
具体实施方式
为了使本实用新型所解决的技术问题、技术方案及有益效果更加清楚明白，
以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。[0019]为了解决现有参考电压缓冲电路存在的技术问题，本实用新型提供了一种参考电压缓冲电路，包括第一运算放大器驱动的第一 mos管、第二 mos管及电流镜电路，所述电流镜电路与第一 mos管和第二 mos管连接；所述第二 mos管的源极为参考电压输出端。本实用新型的参考电压缓冲电路中电流镜电路能够提供精确匹配的电流，进而产生精确匹配的电路工作点，解决现有技术参考电压缓冲电路中电阻误差、或两个电阻失配、或电源电压、工艺角、温度等因素变化引起的输出电压不能很好的跟随输入电压的技术问题，从而使本实用新型参考电压缓冲电路的输出电压具有精确跟随输入电压的效果。本实用新型实施例I的单端参考电压缓冲电路如图2所示，包括第一运算放大器Al、第一 mos管Ml、第二 mos管M2、第三mos管M3、第四mos管M4、第五mos管M5、第六mos管M6 ;所述第一 mos管Ml、第二 mos管M2、第五mos管M5、第六mos管M6均为nmos管；所述第三mos管M3和第四mos管M4均为pmos管。所述第一运算放大器Al的正向输入端连接第一输入参考电压VREFP_IN,反向输入端接所述第一 mos管Ml的源极,输出端连接所述第一 mos管Ml和所述第二 mos管M2的 栅极；所述第一 mos管Ml和第二 mos管M2的漏极均接电源VDD ；所述第三mos管M3、第四mos管M4、第五mos管M5、第六mos管M6构成电流镜电路；所述第三mos管M3的栅极与所述第四mos管M4的栅极相连，且所述第四mos管M4的栅极与漏极相连；所述第五mos管M5的栅极与所述第六mos管M6的栅极相连，且所述第五mos管M5的栅极与漏极相连；所述第三mos管M3的漏极与所述第五mos管M5的漏极相连；所述第四mos管M4的漏极与所述第六mos管M6的漏极相连；所述第五mos管M5和第六mos管M6的源极均接地；所述第一 mos管Ml的源极连接所述第三mos管M3的源极；所述第二 mos管M2的源极连接所述第四mos管M4的源极；所述第二 mos管M2的源极为第一参考电压输出端VREFP0为了使第一运算放大器Al输出支路的mos管能更好地工作在饱和区，以及为了使电路能在低电源电压下正常工作，较佳的方法是第一 mos管Ml和第二 mos管M2米用低阈值电压的mos管。更进一步，为了提高输出摆幅和在低电源电压下应用，较佳的方法是第三mos管M3、第四mos管M4、第五mos管M5、第六mos管M6米用低阈值电压的mos管。为了减小背栅效应和提高阈值电压的匹配精度，第三mos管M3、第四mos管M4的衬底端均连接各自的源极端。本实用新型实施例2的单端参考电压缓冲电路如图3所示，包括第一运算放大器Al、第一 mos管Ml、第二 mos管M2、第三mos管M3、第四mos管M4、第五mos管M5、第六mos管M6 ;所述第一 mos管Ml、第二 mos管M2、第三mos管M3、第四mos管M4均为pmos管；所述第五mos管M5和第六mos管M6均为nmos管。第三mos管M3和第四mos管M4构成第一电流镜；及第五mos管M5和第六mos管M6构成第二电流镜；所述第一电流镜中第三mos管M3的栅极与所述第四mos管M4的栅极相连，且所述第三mos管M3的栅极与漏极相连；所述第三mos管M3和第四mos管M4的源极均连接电源VDD ;所述第二电流镜中第五mos管M5的栅极与所述第六mos管M6的栅极相连，且所述第六mos管M6的栅极与漏极相连；所述第五mos管M5和第六mos管M6的源极均接地VSS。[0028]所述第一运算放大器Al的正向输入端连接第一输入参考电压VREFP_IN,反向输入端接所述第一 mos管Ml的源极,输出端连接所述第一 mos管Ml和所述第二 mos管M2的栅极。所述第一 mos管Ml的源极连接所述第三mos管M3的漏极；所述第二 mos管M2的源极连接所述第四mos管M4的漏极；所述第一 mos管Ml的漏极连接所述第五mos管M5的漏极；所述第二 mos管M2的漏极连接所述第六mos管M6的漏极；所述第二 mos管M2的源极为第一参考电压输出端VREFP。实施例2中的第一电流镜和第二电流镜等效于实施例I中的电流镜电路。为了提高输出摆幅和在低电源电压下应用，较佳的方法是第五mos管M5、第六mos管M6、第一mos管Ml、第二 mos管M2采用低阈值电压的mos管。为了减小背栅效应和提高阈值电压的匹配精度，第三mos管M3、第四mos管M4、第一 mos管Ml、第二 mos管M2的衬底端连接各自的源端。第三mos管M3和第四mos管M4采用低阈值电压的mos管还是高阈值电压的mos 管，是根据第一输入参考电压VREFP_IN的大小以及电路的工作点决定的。一般地，当第一输入参考电压VREFP_IN较大时，第三mos管M3和第四mos管M4采用低阈值电压的mos管为佳；当第一输入参考电压VREFP_IN较小时，第三mos管M3和第四mos管M4采用高阈值电压的mos管为佳。此处第三mos管M3和第四mos管M4采用低阈值电压的mos管。本实用新型实施例3的单端参考电压缓冲电路如图4所示，包括第一运算放大器Al、第一 mos管Ml、第二 mos管M2、第三mos管M3、第四mos管M4、第五mos管M5、第六mos管M6 ;所述第一 mos管Ml、第二 mos管M2、第三mos管M3、第四mos管M4均为pmos管；所述第五mos管M5和第六mos管M6均为nmos管。所述电流镜电路为第三mos管M3、第四mos管M4、第五mos管M5、第六mos管M6构成的电路；所述第三mos管M3的栅极与所述第四mos管M4的栅极相连，且所述第四mos管M4的栅极与漏极相连；所述第三mos管M3和第四mos管M4的源极均接电源VDD ;所述第五mos管M5的栅极与所述第六mos管M6的栅极相连，且所述第五mos管M5的栅极与漏极相连；所述第三mos管M3的漏极与所述第五mos管M5的漏极相连；所述第四mos管M4的漏极与所述第六mos管M6的漏极相连。所述第一运算放大器Al的正向输入端连接第二输入参考电压VREFN_IN，反向输入端接所述第一 mos管Ml的源极,输出端连接所述第一 mos管Ml和所述第二 mos管M2的栅极；所述第一 mos管Ml和第二 mos管M2的漏极均接地VSS。所述第一 mos管Ml的源极连接所述第五mos管M5的源极；所述第二 mos管M2的源极连接所述第六mos管M6的源极；所述第二 mos管M2的源极为第二参考电压输出端VREFN0为了使第一运算放大器Al输出支路的管子能更好地工作在饱和区，以及为了使电路能在低电源电压下正常工作，较佳的方法是第一 mos管Ml和第二 mos管M2米用低阈值电压的管子。更进一步，为了提高输出摆幅和在低电源电压下应用，较佳的方法是第三mos管M3、第四mos管M4、第五mos管M5、第六mos管M6米用低阈值电压的管子。为了减小背栅效应和提高阈值电压的匹配精度，第一 mos管Ml、第二 mos管M2、第三mos管M3、第四mos管M4的衬底端连接各自的源极端。本实用新型实施例4的单端参考电压缓冲电路如图5所示，包括第一运算放大器Al、第一 mos管Ml、第二 mos管M2、第三mos管M3、第四mos管M4、第五mos管M5、第六mos管M6 ;所述第一 mos管Ml、第二 mos管M2、第五mos管M5、第六mos管M6均为nmos管；所述第三mos管M3和第四mos管M4均为pmos管。第三mos管M3和第四mos管M4构成第一电流镜；第五mos管M5和第六mos管M6构成第二电流镜；所述第一电流镜中第三mos管M3的栅极与所述第四mos管M4的栅极相连，且所述第四mos管M4的栅极与漏极相连；所述第三mos管M3和第四mos管M4的源极均连接电源VDD ;所述第二电流镜中第五mos管M5的栅极与所述第六mos管M6的栅极相连，且所述第五mos管M5的栅极与漏极相连；所述第五mos管M5和第六mos管M6的源极均接地VSS。所述第一运算放大器Al的正向输入端连接第二输入参考电压VREFN_IN，反向输入端接所述第一 mos管Ml的源极,输出端连接所述第一 mos管Ml和所述第二 mos管M2的栅极。所述第一 mos管Ml的漏极连接所述第三mos管M3的漏极；所述第二 mos管M2的 漏极连接所述第四mos管M4的漏极；所述第一 mos管Ml的源极连接所述第五mos管M5的漏极；所述第二 mos管M2的源极连接所述第六mos管M6的漏极；所述第二 mos管M2的源极为第二参考电压输出端VREFN。实施例4中的第一电流镜和第二电流镜等效于实施例3中的电流镜电路。为了提高输出摆幅和在低电源电压下应用，较佳的方法是第一 mos管Ml、第二 mos管M2、第三mos管M3、第四mos管M4米用低阈值电压的mos管。第三mos管M3和第四mos管M4的衬底端连接电源电压VDD。第五mos管M5和第六mos管M6米用低阈值电压的管子还是高阈值电压的管子，是根据第二输入参考电压VREFN_IN的大小以及电路的工作点决定的。一般地，当第二输入参考电压VREFN_IN较大时，第五mos管M5和第六mos管M6采用高阈值电压的mos管为佳；当第二输入参考电压VREFN_IN较小时，第五mos管M5和第六mos管M6采用低阈值电压的mos管为佳。此处第五mos管M5和第六mos管M6采用低阈值电压的mos管。本实用新型还提供了一种双端跟随的参考电压缓冲电路的实施例5，如图6所示，包括包括第一运算放大器Al、第二运算放大器A2、第一mos管Ml、第二mos管M2、第三mos管M3、第四mos管M4、第五mos管M5、第六mos管M6、第七mos管M7、第八mos管M8 ;所述第一 mos管Ml、第二 mos管M2、第五mos管M5及第六mos管M6均为nmos管；所述第三mos管M3和第四mos管M4、第七mos管M7及第八mos管M8为pmos管。第一运算放大器Al与第一NMOS管Ml连接成负反馈的形式，所述第一运算放大器Al的正向输入端连接第一输入参考电压VREFP_IN，反向输入端接所述第一 mos管Ml的源极，输出端连接所述第一 mos管Ml和所述第二 mos管M2的栅极；所述第一 mos管Ml和第二 mos管M2的漏极均接电源VDD。第二运算放大器A2与第七PMOS管M7连接成负反馈的形式，所述第二运算放大器A2的正向输入端连接第二输入参考电压VREFN_IN，反向输入端接所述第七mos管M7的源极，输出端连接所述第七mos管M7和所述第八mos管M8的栅极；所述第七mos管M7和第八mos管M8的漏极均接地VSS。所述第三mos管M3与第五mos管M5、第四mos管M4与第六mos管M6分别构成两条支路，第一支路的第一电流Il与第二支路的第二电流12按一定比例互相镜像或互相复制。所述第三mos管M3的栅极与所述第四mos管M4的栅极相连，且所述第四mos管M4的栅极与漏极相连；所述第五mos管M5的栅极与所述第六mos管M6的栅极相连，且所述第五mos管M5的栅极与漏极相连；所述第三mos管M3的漏极与所述第五mos管M5的漏极相连；所述第四mos管M4的漏极与所述第六mos管M6的漏极相连。所述第一 mos管Ml的源极连接所述第三mos管M3的源极；所述第二 mos管M2的源极连接所述第四mos管M4的源极。所述第七mos管M7的源极连接所述第五mos管M5的源极；所述第八mos管M8的源极连接所述第六mos管M6的源极；所述第二 mos管M2的源极为第一参考电压输出端VREFP ;所述第八mos管M8的源极为第二参考电压输出端VREFN。为了使第一运算放大器Al和第二运算放大器A2输出支路的mos管能更好地工作在饱和区，以及为了使电路能在低电源电压下正常工作，较佳的方法是第一 mos管Ml、第二mos管M2、第七mos管M7及第八mos管M8采用低阈值电压的管子。更进一步，为了提高输出摆幅和在低电源电压下应用，较佳的方法是第三mos管M3、第四mos管M4、第五mos管M5 及第六mos管M6采用低阈值电压的管子。为了减小背栅效应和提高阈值电压的匹配精度，第三mos管M3、第四mos管M4、第七mos管M7及第八mos管M8的衬底端均连接各自的源端。第一输入参考电压VREFP_IN经过第一运算放大器Al产生驱动第一 mos管Ml与第二 mos管M2的第一电压信号VI，第二输入参考电压VREFN_IN经过第二运算放大器A2产生驱动第七mos管M7与第八mos管M8的第二电压信号V2。假设第四mos管M4的宽长比是第二 mos管M3的宽长比的N倍、第六mos管M6的宽长比是第五mos管M5的宽长比的N 倍，SP (ff/L)4=N* (W/L) 3，(ff/L) 6=N* (W/L) 5，忽略沟道长度调制效应，则 12= N II，即通过M3、M4、M5与M6组成的互相镜像电路可以使Il与12以一定的比例精确的匹配。如果第二 mos管M2的宽长比是第一 mos管Ml的宽长比的N倍、第八mos管M8的宽长比是第七mos管M7的宽长比的N倍，即(ff/L) 2=N (ff/L) 1 (ff/L) 8=N (ff/L) 7，则由第一电压信号Vl和第二电压信号V2驱动的mos管流过的电流受镜像电路按一定的比例精确的控制。由于第一电流Il与第二电流12按一定的比例精确的匹配，所以第四mos管M4和第三mos管M3的源端被嵌位在同一电压，即第一 mos管Ml源极电压VP,第六mos管M6和第五mos管M5的源端被嵌位在同一电压，即第七mos管M7源极电压VN。因此，第一输出参考电压VREFP可以很好地跟随第一输入参考电压VREFP_IN，第二输出参考电压VREFN可以很好地跟随第二输入参考电压VREFN_IN。通过增大mos管的宽长比，第三mos管M3与第四mos管M4、第五mos管M5与第六mos管M6可以做到很好的匹配，其绝对精度和相对精度都很高，在电源电压、工艺角、温度变化时，由于第一电流Il和第二电流12按一定的比例精确的匹配，第三mos管M3和第四mos管M4的源端始终被嵌位在同一电位,第五mos管M5和第六mos管M6的源端始终被嵌位在同一电位，因此该电路输出的参考电压能够很好地跟随输入的参考电压，受电源电压、工艺、温度影响很小，电路的鲁棒性较高。由于该参考缓冲电路具有低输出阻抗，即第一参考电压输出端VREFP的输出阻抗大约为l/gm2，第二参考电压输出端VREFN的输出阻抗大约为l/gm8，因此其驱动能力较强，并且输出参考电压能够快速的稳定。[0051]由于对第一运算放大器Al和第二运算放大器A2的带宽要求并不高，因此该参考电压缓冲电路功耗较低。通过引入镜像电路，提高了整体电路的匹配精度，使该参考电压缓冲电路输出的参考电压能够很好地跟随输入的参考电压，受电源电压、工艺、温度影响很小，电路的鲁棒性增强。以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种参考电压缓冲电路，包括第一运算放大器驱动的第一 mos管和第二 mos管，其特征在于，所述参考电压缓冲电路还包括电流镜电路，所述电流镜电路与第一 mos管和第二 mos管连接；所述第二 mos管的源极为参考电压输出端。
2.如权利要求I所述的参考电压缓冲电路，其特征在于，所述电流镜电路为第三mos管、第四mos管、第五mos管、第六mos管构成的电路； 所述第三mos管的栅极与所述第四mos管的栅极相连，且所述第四mos管的栅极与漏极相连；所述第五mos管的栅极与所述第六mos管的栅极相连，且所述第五mos管的栅极与漏极相连；所述第三mos管的漏极与所述第五mos管的漏极相连；所述第四mos管的漏极与所述第六mos管的漏极相连；所述第五mos管和第六mos管的源极均接地； 所述第一运算放大器的正向输入端连接第一输入参考电压VREFP_IN，反向输入端接所述第一 mos管的源极,输出端连接所述第一 mos管和所述第二 mos管的栅极；所述第一 mos管和第二 mos管的漏极均接电源VDD ； 所述第一 mos管的源极连接所述第三mos管的源极；所述第二 mos管的源极连接所述第四mos管的源极；所述第二 mos管的源极为第一参考电压输出端VREFP。
3.如权利要求2所述的参考电压缓冲电路，其特征在于，所述第一mos管、第二 mos管、第五mos管及第六mos管均为nmos管；所述第三mos管和第四mos管均为pmos管。
4.如权利要求2所述的参考电压缓冲电路，其特征在于，所述第一mos管、第二 mos管均为低阈值电压mos管。
5.如权利要求2所述的参考电压缓冲电路，其特征在于，所述第三mos管、第四mos管、第五mos管、第六mos管均为低阈值电压的mos管。
6.如权利要求2所述的参考电压缓冲电路，其特征在于，所述第三mos管、第四mos管的衬底端均连接各自的源极端。
7.如权利要求I所述的参考电压缓冲电路，其特征在于，所述电流镜电路包括第三mos管和第四mos管构成的第一电流镜；及第五mos管和第六mos管构成的第二电流镜； 所述第一电流镜中第三mos管的栅极与所述第四mos管的栅极相连，且所述第三mos管的栅极与漏极相连；所述第三mos管和第四mos管的源极均连接电源VDD ； 所述第二电流镜中第五mos管的栅极与所述第六mos管的栅极相连，且所述第六mos管的栅极与漏极相连；所述第五mos管和第六mos管的源极均接地VSS ； 所述第一运算放大器的正向输入端连接第一输入参考电压VREFP_IN，反向输入端接所述第一 mos管的源极,输出端连接所述第一 mos管和所述第二 mos管的栅极； 所述第一 mos管的源极连接所述第三mos管的漏极；所述第二 mos管的源极连接所述第四mos管的漏极； 所述第一 mos管的漏极连接所述第五mos管的漏极；所述第二 mos管的漏极连接所述第六mos管的漏极；所述第二 mos管的源极为第一参考电压输出端VREFP。
8.如权利要求7所述的参考电压缓冲电路，其特征在于，所述第一mos管、第二mos管、第三mos管及第四mos管均为pmos管；所述第五mos管和第六mos管均为nmos管。
9.如权利要求7所述的参考电压缓冲电路，其特征在于，所述第一mos管、第二mos管、第五mos管、第六mos管均为低阈值电压的mos管。
10.如权利要求7所述的参考电压缓冲电路，其特征在于，所述第三mos管、第四mos管均为低阈值电压的mos管。
11.如权利要求7所述的参考电压缓冲电路，其特征在于，所述第一mos管、第二 mos管、第三mos管、第四mos管的衬底端均连接各自的源极端。
12.如权利要求I所述的参考电压缓冲电路，其特征在于，所述电流镜电路为第三mos管、第四mos管、第五mos管、第六mos管构成的电路； 所述第三mos管的栅极与所述第四mos管的栅极相连，且所述第四mos管的栅极与漏极相连；所述第三mos管和第四mos管的源极均接电源VDD ;所述第五mos管的栅极与所述第六mos管的栅极相连，且所述第五mos管的栅极与漏极相连；所述第三mos管的漏极与所述第五mos管的漏极相连；所述第四mos管的漏极与所述第六mos管的漏极相连； 所述第一运算放大器的正向输入端连接第二输入参考电压VREFN_IN，反向输入端接所述第一 mos管的源极,输出端连接所述第一 mos管和所述第二 mos管的栅极；所述第一 mos管和第二 mos管的漏极均接地VSS ； 所述第一 mos管的源极连接所述第五mos管的源极；所述第二 mos管的源极连接所述第六mos管的源极；所述第二 mos管的源极为第二参考电压输出端VREFN。
13.如权利要求12所述的参考电压缓冲电路，其特征在于，所述第一mos管、第二 mos管、第三mos管及第四mos管均为pmos管；所述第五mos管和第六mos管均为nmos管。
14.如权利要求12所述的参考电压缓冲电路，其特征在于，所述第一mos管、第二 mos管均为低阈值电压的mos管。
15.如权利要求12所述的参考电压缓冲电路，其特征在于，所述第三mos管、第四mos管、第五mos管、第六mos管均为低阈值电压的mos管。
16.如权利要求12所述的参考电压缓冲电路，其特征在于，所述第一mos管、第二 mos管、第三mos管、第四mos管的衬底端均连接各自的源极端。
17.如权利要求I所述的参考电压缓冲电路，其特征在于，所述电流镜电路包括第三mos管和第四mos管构成的第一电流镜；第五mos管和第六mos管构成的第二电流镜； 所述第一电流镜中第三mos管的栅极与所述第四mos管的栅极相连，且所述第四mos管的栅极与漏极相连；所述第三mos管和第四mos管的源极均连接电源VDD ； 所述第二电流镜中第五mos管的栅极与所述第六mos管的栅极相连，且所述第五mos管的栅极与漏极相连；所述第五mos管和第六mos管的源极均接地VSS ； 所述第一运算放大器的正向输入端连接第二输入参考电压VREFN_IN，反向输入端接所述第一 mos管的源极,输出端连接所述第一 mos管和所述第二 mos管的栅极； 所述第一 mos管的漏极连接所述第三mos管的漏极；所述第二 mos管的漏极连接所述第四mos管的漏极； 所述第一 mos管的源极连接所述第五mos管的漏极；所述第二 mos管的源极连接所述第六mos管的漏极；所述第二 mos管的源极为第二参考电压输出端VREFN。
18.如权利要求17所述的参考电压缓冲电路，其特征在于，所述第一mos管、第二 mos管、第五mos管及第六mos管均为nmos管；所述第三mos管和第四mos管均为pmos管。
19.如权利要求17所述的参考电压缓冲电路，其特征在于，所述第一mos管、第二 mos管、第三mos管、第四mos管均为低阈值电压的mos管。
20.如权利要求17所述的参考电压缓冲电路，其特征在于，所述第五mos管、第六mos管均为低阈值电压的mos管。
21.如权利要求17所述的参考电压缓冲电路，其特征在于，所述第三mos管、第四mos管的衬底端均连接各自的源极端。
22.如权利要求I所述的参考电压缓冲电路，其特征在于，所述参考电压缓冲电路还包括第二运算放大器及其驱动的第七mos管和第八mos管，所述第七mos管和第八mos管与所述电流镜电路连接；所述第八mos管的源极为第二参考电压输出VREFN。
23.如权利要求22所述的参考电压缓冲电路，其特征在于，所述电流镜电路为第三mos 管、第四mos管、第五mos管、第六mos管构成的电路； 所述第三mos管的栅极与所述第四mos管的栅极相连，且所述第四mos管的栅极与漏 极相连；所述第五mos管的栅极与所述第六mos管的栅极相连，且所述第五mos管的栅极与 漏极相连；所述第三mos管的漏极与所述第五mos管的漏极相连；所述第四mos管的漏极与 所述第六mos管的漏极相连； 所述第一运算放大器的正向输入端连接第一输入参考电压VREFP_IN，反向输入端接所述第一 mos管的源极,输出端连接所述第一 mos管和所述第二 mos管的栅极；所述第一 mos管和第二 mos管的漏极均接电源VDD ； 所述第二运算放大器的正向输入端连接第二输入参考电压VREFN_IN，反向输入端接所述第七mos管的源极,输出端连接所述第七mos管和所述第八mos管的栅极；所述第七mos管和第八mos管的漏极均接地VSS ； 所述第一 mos管的源极连接所述第三mos管的源极；所述第二 mos管的源极连接所述第四mos管的源极； 所述第七mos管的源极连接所述第五mos管的源极；所述第八mos管的源极连接所述第六mos管的源极； 所述第二 mos管的源极为第一参考电压输出端VREFP ;所述第八mos管的源极为第二参考电压输出端VREFN。
24.如权利要求23所述的参考电压缓冲电路，其特征在于，所述第三mos管、第四mos管、第七mos管、第八mos管均为pmos管；所述第一 mos管、第二 mos管、第五mos管、第六mos管均为nmos管。
25.如权利要求23所述的参考电压缓冲电路，其特征在于，所述第一mos管、第二 mos管、第七mos管、第八mos管均为低阈值电压的mos管。
26.如权利要求23所述的参考电压缓冲电路，其特征在于，所述第三mos管、第四mos管、第五mos管、第六mos管均为低阈值电压的mos管。
27.如权利要求23所述的参考电压缓冲电路，其特征在于，所述第三mos管、第四mos 第七mos管、第八mos管的衬底端均连接各自的源极端。
专利摘要本实用新型提供了一种参考电压缓冲电路，属于集成电路领域。该参考电压缓冲电路包括第一运算放大器驱动的第一mos管和第二mos管，以及电流镜电路，所述电流镜电路与第一mos管和第二mos管连接；所述第二mos管的源极为参考电压输出端。本实用新型的参考电压缓冲电路中电流镜电路能够提供精确匹配的电流，进而产生精确匹配的电路工作点，解决现有技术参考电压缓冲电路中电阻误差、或两个电阻失配、或电源电压、工艺角、温度等因素变化引起的输出电压不能很好的跟随输入电压的技术问题，本实用新型参考电压缓冲电路的输出电压具有精确跟随输入电压的效果。
文档编号G05F1/56GK202548685SQ201120538629
公开日2012年11月21日 申请日期2011年12月21日 优先权日2011年12月21日
发明者傅璟军, 杨旭刚, 胡文阁, 郭先清 申请人:比亚迪股份有限公司