带隙基准源调整电路的制作方法
【专利摘要】本发明主要涉及带隙基准电压源，更确切地说，是设计一种在同一晶片上集成有带隙基准源和自对准微调电路，自对准微调电路可在带隙基准电压值在与目标电压值具有偏差时对基准电压值进行修正和微调。利用单独一个成品测试阶段校准的方式，取代了现有技术中先在晶圆级别测试后再实施成品测试阶段校准的多重校正手段，并且取代了熔丝校正的方式使得集成度搞而可以提供面积更小的晶片。
【专利说明】带隙基准源调整电路
【技术领域】
[0001]本发明主要涉及带隙基准电压源，更确切地说，是设计一种在同一晶片上集成有带隙基准源和自对准微调电路，自对准微调电路可在带隙基准电压值在与目标电压值具有偏差时对基准电压值进行修正和微调。
【背景技术】
[0002]对于校准带隙基准源电压而言，在IC内部常常产生一个基准参考电压用以提供整个电路系统电压的比较基准。带隙电压基准电路在技术上广为人知，通常需要提供在宽广的操作温度范围内与温度无关的稳压电源的场合实现，把双极晶体管的发射极-基极电压(亦即理解为CTAT电压或与绝对温度互补的电压)的正温度系数与两个晶体管的发射极-基极电压电压差(亦即理解为PTAT电压或与绝对温度成比例的电压)的负温度系数结合，产生实质上温度系数大抵为零的基准电压。
[0003]在很多情况下，会因为半导体业界的制程、工艺条件在非预知状况下负面的诱使基准电压发生未知的漂移现象，又如后道封装造成的应力、压力等会让此电压值与仿真模拟值的有所偏差，基于该等情况，一般需要利用被动式的调整流程以修正偏差值，在晶圆级别譬如采用单晶测试(Chip probing,简称CP测试)而在封装级可采用成品测试(Finaltest，简称FT测试)，无论这两种其中哪一种被采用，被动式调整流程皆需下列组件与电路而方可得以实现:输入参考电位(Input reference voltage),烧录组件(OTP device中如熔丝fuse device或者存储器memory device),晶片上预置的烧录用接触垫(Trim pad),以及附加的烧录控制电路(Trim control circuit)等等。现有技术的校准作法是将外部标准参考电压信号送入测试接面，如接触垫，将基准参考电压信号送出与外部标准参考电压信号相比较，来获得误差值后，再经外部计算后决定烧录编码，将编码结果送入烧录的接触垫，进行烧录作业，最后经由烧录控制电路将结果输出控制基准电路改变基准参考电压，将原本存有误差的基准电压调整至标准的目标参考电压。
[0004]如此一来，便能在单晶CP测试阶段侦测到此基准电压，然后改变基准参考电压至标准参考电压以对抗该制程、工艺的负面漂移。若欲对抗封装压力漂移则需于成品测试阶段加入测试模式(test mode)并且需要与单晶CP测试阶段相同的模式而采用被动式调整流程。可以发现，先前技术中如果试图得到一个安全且符合预期标准的基准参考电压往往耗费不少晶片面积与测试时间。作为现有技术的一般测试校正方式，可参见公开的美国专利申请US7463012、US7898320等。鉴于现有技术面临如此困境，本发明将基于摒弃占用较大面积的接触垫，而直接采用自对准微调电路集成至含基准带隙源电路的晶片中，而无需在裸晶片阶段测试，直接在晶片完成封装的成品终测段Final Test阶完成。
【发明内容】
[0005]本发明揭示一种带隙基准源调整电路，以具有的一个自对准微调电路对带隙基准源电路中运算放大器输出的基准电压进行校准，该带隙基准源电路中设有可调电阻器，可调电阻器与以二极管方式连接的双极晶体管串接在运算放大器的反向输入端和接地端GND之间，其中自对准微调电路包括:第一比较器、第二比较器，并且基准电压同时输出至第一比较器的正向输入端和第二比较器的反向输入端，而第一比较器的反向输入端和第二比较器的正向输入端则连接到一个预设的目标电压上。
[0006]首先，自对准微调电路还应当包括一个自对准控制模块，该自对准控制模块具有一个电位方向调整单元，在OTP(One Time Programmable)器件的非冻结态，电位方向调整单元利用第一比较器输出的结果逐步上调可调电阻器的电阻值，而利用第二比较器输出的结果相应逐步下调可调电阻器的电阻值，使基准电压基本等于目标电压，以将基准电压维持在目标电压水准。
[0007]其次，自对准微调电路还包括至少具有冻结态和非冻结态的OTP器件，OTP器件在非冻结态可接收电位方向调整单元输出的用于调整可调电阻器电阻值的校准码，该校准码实质仅仅是暂存在OTP器件中但未作为OTP器件最终烧录的信息和数据。OTP器件在冻结态将锁存电位方向调整单元检测和输出的用于钳制可调电阻器电阻值的烧录字码信息，使基准电压基本等于目标电压，注意这里烧录字码信息是OTP器件最终保存和烧录的字码信息和数据，OTP器件在冻结后续的时间维度上将永久保持该数据。
[0008]再者，自对准微调电路还包括有开关器件，当OTP器件处于非冻结态，该开关器件便受OTP器件寄存的校准码的控制来操作调整可调电阻器的电阻值，而在OTP器件处于冻结态，该开关器件则受OTP器件持久锁存的烧录字码信息的控制来操作调整可调电阻器的电阻值。在前期非冻结态阶段，烧录字码信息暂未写入，仅仅校准码有效；在后期冻结态，一旦OTP器件写入烧录字码信息的数据，OTP器件将被冻结而无法再次被烧录编程，仅仅烧录字码信息有效，此阶段电位方向调整单元是否输出校准码至OTP已经不再重要，因为OTP器件存储的烧录字码信息有效后，再编码功能被禁用，电位方向调整单元在冻结阶段对OTP而目失效。
[0009]上述带隙基准源调整电路，自对准微调电路和带隙基准源电路两者集成于同一硅晶片中，以便调节可调电阻器的电阻值来校准基准电压在该晶片封装级的终测段实现，而不在该晶片的晶圆级别的裸片测试段实施。
[0010]上述带隙基准源调整电路，自对准微调电路包含一个分压器，连接在一个输入电压与接地端之间，在分压器的两个电阻之间的公共节点处提供所需的目标电压。
[0011]上述带隙基准源调整电路，在自对准控制模块中，当基准电压高于目标电压时，第一比较器触发电位方向调整单元趋于逐步上调可调电阻器的电阻值，直至基准电压接近目标电压；而当基准电压低于目标电压时，第二比较器触发电位方向调整单元趋于逐步下调可调电阻器的电阻值，直至基准电压接近目标电压。
[0012]上述带隙基准源调整电路，其中，电位方向调整单元具有接收第一比较器输出结果的相应第一 ADC (Analog to Digital Converter)转换器,和具有接收第二比较器输出结果的相应第二 ADC转换器。第一 ADC转换器撷取表征基准电压高出目标电压正向偏移量的字码，电位方向调整单元藉由检测的正向偏移量而输出校准码至OTP器件来操作开关器件，以逐步上调可调电阻器的电阻值直至第一 ADC转换器每个输出端口输出的字码皆为
O码；第二ADC转换器撷取表征基准电压低于目标电压负向偏移量的字码，电位方向调整单元藉由检测的负向偏移量而输出校准码至OTP器件来操作开关器件，以逐步下调可调电阻器的电阻值直至第二 ADC转换器每个输出端口输出的字码皆为O码。
[0013]上述带隙基准源调整电路，该两个ADC的输出端口数量总和与自对准控制模块中一个与非门的输入端口的数量一致，定义第一 ADC转换器的输出端口和第二 ADC转换器的输出端口汇聚成一个集合，该集合的数个端口与自对准控制模块中与非门的数个输入端口一对一地连接。当第一 ADC转换器的每个输出端口皆输出为O码的字码，第二 ADC转换器的每个输出端口皆输出为O码的字码，将会触发与非门产生一个响应信号并输出到自对准控制模块中一个与门的一个输入端，诱发与门输出一个校准完成信号，并输送给OTP器件，所述OTP器件收到校准完成信号这个指令后，立即写入所述烧录字码信息并停止再接收校准码。
[0014]上述带隙基准源调整电路，所述响应信号还输送给电位方向调整单元寄存，电位方向调整单元同时编码该响应信号作为冻结信号烧录写入至OTP器件，OTP器件存储的冻结信号数据耦合到自对准控制模块中与门的另一个输入端，通过与门的输出使OTP器件永久性冻结，迫使OTP器件从非冻结态转换为冻结态，仅记忆保存烧录字码信息。
[0015]上述带隙基准源调整电路，开关器件包括多个独立的开关单元，每个开关单元皆相对应与可调电阻器中一个微调电阻并联连接，OTP器件选择性驱动开关器件中每个开关单元单独开或关，控制可调电阻器电阻值的上调或下调。作为可选项，与微调电阻并联的开关单元为替代熔丝的MOSFET开关、或BJT开关、JFET型开关，但不限于此。
[0016]上述带隙基准源调整电路，写入至OTP器件的烧录字码信息为电位方向调整单元所检测的表征基准电压高出目标电压原始正向偏移量或表征基准电压低于目标电压原始负向偏移量的初始字码。在动态调整电阻值之前的首次检测基准电压的正负偏移量时，电位方向调整单元可检测和暂存初始字码，例如基准电压高出目标电压的原始正向偏移量被带有表征正向偏移量的一套初始字码记载，而基准电压低于目标电压的原始负向偏移量被带有表征负向偏移量的另一套初始字码记载。
【专利附图】
【附图说明】
[0017]阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见:
[0018]图1是现有技术涉及的带有熔丝接触垫的示意图。
[0019]图2是本发明提供的对基准电压进行修正的自对准微调电路。
[0020]图3是可控制操作开关器件的OTP器件。
[0021]图4是开关器件上调或下调微调电阻的示意图。
[0022]图5是自对准微调电的可选实施例的示意图。
【具体实施方式】
[0023]在图1中，展示了一组串接的微调电阻Rtl、Rt2…Rtn，它们相互串联后再与一个固定电阻RO串联连接，每个微调电阻Rtn (η为非O的自然数)皆并联连接有一个熔丝10c，当电阻RO无法满足电阻值要求时，可将与微调电阻Rtn并联的熔丝1c熔断。微调电阻Rtn原本被熔丝1c短路未显现出阻值特性，一旦熔丝1c不复存在，微调电阻Rtn便被引入电路而有效。电阻RO加上若干个微调电阻Rtn之阻值便可提供符合要求的阻值需求。在内置熔丝的晶片上，每个熔丝1c的两端分别电性连接至设于晶片正面的两个焊接垫10a、10b，焊接垫10a、10b用于承载抵接在其上的可施加电压的探针，由实际需求可在一对焊接垫10a、1b之间施加足以使熔丝1c产生过流熔断的压差。
[0024]微调电阻Rtn被应用在带隙Band-gap基准电压源校正电路中，作为可调电阻来调整输出基准电压Vbg。在限定微调电阻数量有限的前提下，焊接垫10a、1b还未显现出较大的劣势，当一旦要求较高的微调精度，微调电阻通常被分割得更精细，则图1的熔丝烧断校正方式便显露出来诸多不便，譬如过多的焊接垫10a、10b无疑会占用大量的晶片面积。再者，具本领域通常知识者最无法容忍的是，探针接触和抵压在焊接垫10a、10b上的步骤必须在晶圆级别的裸露晶片上执行，而先行在晶圆级别实施的校正并不能消弭或影响到封装级别完成芯片封装后的基准电压偏差，单独再在封装级别额外执行的基准电压修正无疑会使得校正步骤变得繁杂和付出更高的成本代价。
[0025]在图2中，带隙基准源调整电路包括了一个本发明引入的自对准微调电路100B和一个基本的带隙基准源电路100A，自对准微调电路100B取缔和替代了现有技术中采用的包括了烧录控制电路的额外组件与设备。事实上自对准微调电路100B与带隙基准源电路100A集成和铸造在单独的一个硅芯片上。为了使阅读者和技术人员更详细的了解本发明的发明精神，有必要进一步阐释带隙基准源电路100A，在左侧的带隙基准源电路100A中，节点M与接地端GND之间设有两条并联的支路，在一个支路中，节点M与接地端之间串联连接有一个固定电阻Rl和一个双极晶体管Q1，其中电阻Rl和双极晶体管Ql间有一个公共节点A。而在另一条支路中，节点M与接地端之间串联连接有一个固定电阻R2、一个电阻值为Rb的可调电阻器109和一个双极晶体管Q2，其中电阻R2连接在节点M和一个节点B之间，电阻R2与可调电阻器109间设有公共节点B，而可调电阻器109和双极晶体管Q2连接在节点B与接地端之间。双极晶体管Q1、Q2各自皆为二极管连接方式设置，其基极连接到集电极，而发射极接地，除了图式的NPN晶体管之外，还可以利用图中未示意出的PNP晶体管实现。一个运算放大器102的同相输入端连接到节点A、反相输入端则连接到节点B，运算放大器102的输出端连接到节点 M，【背景技术】中提及的工艺非预期的偏移以及其他负面因素，可能会诱引运算放大器102的输出端输出的基准电压Vbg与预定的目标电压间产生偏差。
[0026]在带隙基准源电路100A中，如果设定电阻Rl = R2，在不太严格和理想计算条件下，可认为节点A、B两者间的电压值大致相同，我们亦可设置双极晶体管Q2的发射极面积是双极晶体管Q2的发射极面积的N倍，基于流经电阻Rl的电流Il与流经电阻R2的相应电流12之间满足Il = 12，因此，双极晶体管Ql的基极-发射极电压Vbel与双极晶体管Q2的基极-发射极电压Vbe2可以满足下列函数关系:
【权利要求】
1.一种带隙基准源调整电路，其特征在于，以自对准微调电路对带隙基准源电路中运算放大器输出的基准电压进行校准，带隙基准源电路中可调电阻器与以二极管方式连接的双极晶体管串接在运算放大器的反向输入端和接地端之间，自对准微调电路包括: 第一、第二比较器，基准电压输出至第一比较器的正向输入端、第二比较器的反向输入端，第一比较器的反向输入端、第二比较器的正向输入端连接到目标电压； 自对准控制模块，其具有的电位方向调整单元利用第一或第二比较器输出的结果判断出逐步上调或下调可调电阻器的电阻值，以将基准电压维持在目标电压水准； 至少具有冻结态和非冻结态的OTP器件，其在非冻结态接收电位方向调整单元输出的用于调整可调电阻器电阻值的校准码，和在冻结态锁存电位方向调整单元检测和输出的用于钳制可调电阻器电阻值的烧录字码信息； 开关器件，在OTP器件非冻结态该开关器件受OTP器件寄存的校准码的控制来调整可调电阻器电阻值，在OTP器件冻结态该开关器件受OTP器件锁存的烧录字码信息的控制来调整可调电阻器电阻值。
2.权利要求1所述的带隙基准源调整电路，其特征在于，自对准微调电路和带隙基准源电路集成于同一晶片中，以便调节可调电阻器的电阻值来校准基准电压在该晶片封装级的终测段实现，而不在该晶片的晶圆级别的裸片测试段实施。
3.权利要求1所述的带隙基准源调整电路，其特征在于，自对准微调电路包含一个分压器，连接在一个输入电压与接地端之间，在分压器的两个电阻之间的公共节点处提供所需的目标电压。
4.权利要求1所述的带隙基准源调整电路，其特征在于，在自对准控制模块中，当基准电压高于目标电压时，第一比较器触发电位方向调整单元趋于逐步上调可调电阻器的电阻值，当基准电压低于目标电压时，第二比较器触发电位方向调整单元趋于逐步下调可调电阻器的电阻值，直至基准电压接近目标电压。
5.权利要求1所述的带隙基准源调整电路，其特征在于，电位方向调整单元具有分别接收第一、第二比较器各自输出结果的相应第一、第二 ADC转换器: 第一 ADC转换器撷取表征基准电压高出目标电压正向偏移量的字码，电位方向调整单元藉由检测的正向偏移量而输出校准码至OTP器件来操作开关器件，以逐步上调可调电阻器的电阻值直至第一 ADC转换器每个输出端口输出的字码皆为O码； 第二 ADC转换器撷取表征基准电压低于目标电压负向偏移量的字码，电位方向调整单元藉由检测的负向偏移量而输出校准码至OTP器件来操作开关器件，以逐步下调可调电阻器的电阻值直至第二 ADC转换器每个输出端口输出的字码皆为O码。
6.权利要求5所述的带隙基准源调整电路，其特征在于，第一、第二ADC转换器两者合计的数个输出端口与自对准控制模块中一个与非门的数个输入端口一对一地耦合，当第一、第二 ADC转换器各自的每个输出端口皆输出O码，触发与非门产生一个响应信号并输出到自对准控制模块中一个与门的一个输入端，诱发与门发出一个校准完成信号给OTP器件，OTP器件籍由校准完成信号指令写入所述烧录字码信息并停止再接收校准码。
7.权利要求6所述的带隙基准源调整电路，其特征在于，所述响应信号还输送给电位方向调整单元寄存，电位方向调整单元同时编码该响应信号作为冻结信号烧录写入至OTP器件，OTP器件存储的冻结信号数据耦合到自对准控制模块中所述与门的另一个输入端，与门响应该冻结信号且与门的输出结果使OTP器件永久性冻结。
8.权利要求1所述的带隙基准源调整电路，其特征在于，开关器件包括多个独立的开关单元，每个开关单元皆相对应与可调电阻器中一个微调电阻并联连接，OTP器件选择性驱动开关器件中每个开关单元单独开或关，以控制可调电阻器电阻值的上调或下调。
9.权利要求8所述的带隙基准源调整电路，其特征在于，与微调电阻并联连接的所述开关单元为取代熔丝的MOSFET开关或BJT开关或JFET型开关。
10.权利要求1所述的带隙基准源调整电路，其特征在于，写入至OTP器件的烧录字码信息为电位方向调整单元所检测的表征基准电压高出目标电压原始正向偏移量或表征基准电压低于目标电压原始负向偏移量的初始字码。
【文档编号】G05F1/56GK104166421SQ201410398591
【公开日】2014年11月26日 申请日期:2014年8月13日 优先权日:2014年8月13日
【发明者】吴建兴 申请人:中航（重庆）微电子有限公司