一种64路射极跟随输出驱动模块电路的制作方法
【专利摘要】一种64路射极跟随输出驱动模块电路，包括壳体，壳体内封装有16个冗余接口驱动电路和1个控制器，控制器包括冗余锁存电路、时钟分频电路和正脉冲产生电路，冗余锁存电路的一个输入端与信号接口相连，冗余锁存电路的一个输出端与正脉冲产生电路的输入端相连，冗余锁存电路的另一个输出端与时钟分频电路的输入端相连，时钟分频电路的输出端与正脉冲产生电路的输入端相连，正脉冲产生电路的输出端与每个冗余接口驱动电路的输入端相连，每个冗余接口驱动电路的输出端与输出指令接口相连。本实用新型通过将16个冗余接口驱动电路和1个控制器封装在一个壳体内，大幅度降低了高可靠小型化的64路冗余射极输出驱动模块的体积、质量，实现其小型化。
【专利说明】
【技术领域】
[0001] 本实用新型属于计算机应用领域，具体涉及一种64路射极跟随输出驱动模块电 路。 一种64路射极跟随输出驱动模块电路
【背景技术】
[0002] 硬件指令电路是高可靠性宇航抗辐照计算机必不可少组成电路之一，主要用于控 制驱动继电器进行开关电，当前宇航计算机硬件指令电路采用负脉冲指令，驱动电路主要 采用高可靠性的4通道达林頓管，这种指令驱动电路存在多个缺点，如长时间的指令无效 期间继电器线包处于加电状态影响电路可靠性；驱动电路集成度低、通道少，对需要几十路 指令驱动的实现电路需器件多，印制板尺寸较大，从而系统体积较大、质量较大；指令脉冲 宽度需要处理器执行中断程序进行几十次或数百次10端口写产生，产生指令电路自主化 程度较低。
[0003] 随着宇航计算机技术的发展，更为先进的射极跟随输出驱动指令技术被采用，其 指令为正脉冲形式，继电器线包仅在约百毫秒级指令有效期间处于加电状态，系统可靠性 高的优点非常突出，基于这种技术研制成功了高可靠性4通道的冗余射极输出驱动电路， 应用在需要近百路指令电路的霍尔电推进控制单元和RTU (远置单元）等星船上，采用传统 的设计方法（原理如图1所示），其实现电路需要数十片集成电路搭建，占用较大尺寸的印 制板，且指令由软件10端口写访问产生，其实现电路复杂、系统体积和质量都较大、指令产 生电路自主化程度低，这种技术状态不能满足未来空间站小型化应用要求及其它深空探测 星载微小型化计算机应用要求，有必要研制高可靠小型化的多路射极跟随输出驱动电路满 足未来宇航发展应用要求。
[0004] MCM(Multi Chip Module)多芯片组装是超过2个以上的多个裸集成电路芯片电气 互连高密度安装在基板上，并封装在一个壳体中的高密度封装技术。MCM技术是实现计算机 整机小型化、模块化、高性能和高可靠性的非常有效的技术途径，其具有体积小、重量轻、高 可靠性、高性能的优点。 实用新型内容
[0005] 本实用新型的目的在于提供一种64路射极跟随输出驱动模块电路，能够大幅度 降低多路指令产生及射极跟随输出驱动模块电路的体积，大幅度提高多路指令产生及射极 跟随输出驱动模块电路的可靠性。
[0006] 为实现上述目的，本实用新型采用如下的技术方案：包括带有信号接口和输出指 令信号接口的壳体，壳体内封装有16个冗余接口驱动电路和1个控制器，所述控制器包括 冗余锁存电路、时钟分频电路和正脉冲产生电路，冗余锁存电路的一个输入端与信号接口 相连，冗余锁存电路的一个输出端与正脉冲产生电路的输入端相连，冗余锁存电路的另一 个输出端与时钟分频电路的输入端相连，时钟分频电路的输出端与正脉冲产生电路的输入 端相连，正脉冲产生电路的输出端与每个冗余接口驱动电路的输入端相连，每个冗余接口 驱动电路的输出端与输出指令信号接口相连；其中，信号接口包括地址信号接口、数据信号 接口、控制信号接口和时钟信号接口。
[0007] 所述控制器还包括译码器电路，译码器电路的输入端分别与控制信号接口、地址 信号接口相连，译码器电路的输出端与冗余锁存电路的输入端相连。
[0008] 所述时钟分频电路的输入端与时钟信号接口相连。
[0009] 所述壳体的长< 50mm，宽< 50mm，高< 14mm。
[0010] 所述16个冗余接口驱动电路均为4路双冗余射极跟随输出驱动器。
[0011] 所述4路双冗余射极跟随输出驱动器和控制器通过冗余技术进行设置。
[0012] 所述4路双冗余射极跟随输出驱动器和控制器通过多芯片组装技术进行封装。
[0013] 与现有技术相比，本实用新型具有的有益效果：本实用新型通过将16个冗余接口 驱动电路和1个控制器封装在一个壳体内，大幅度降低了高可靠小型化的64路冗余射极输 出驱动电路模块的体积、质量，实现其小型化，可应用于未来宇航计算机应用领域。
[0014] 进一步的，4路双冗余射极跟随输出驱动器和控制器通过冗余技术进行设置，利用 MCM技术本身的高可靠特性，并采用4路双冗余射极跟随输出驱动器，大幅度提高64路射极 输出驱动模块电路的可靠性；采用控制器中正脉冲产生电路产生指令，靠硬件就可以实现 模块电路的指令的产生。
[0015] 进一步的，4路双冗余射极跟随输出驱动器和控制器通过多芯片组装技术进行封 装，采用MCM多芯片组装技术和冗余设计技术把16个4路双冗余射极跟随输出驱动器和1 个控制器封装在一个小封装壳体中，克服了现有技术中电路复杂、系统体积和质量都较大， 无法满足未来空间站应用要求的问题。
【专利附图】
【附图说明】
[0016] 图1为传统64路输出指令功能单元设计原理框图。
[0017] 图2为本实用新型结构示意图。
【具体实施方式】
[0018] 下面结合附图对本实用新型做详细说明。
[0019] 参见图2,本实用新型包括带有信号接口和输出指令信号接口的壳体，信号接口包 括地址信号接口、数据信号接口、控制信号接口和时钟信号接口。壳体内封装有16个冗余 接口驱动电路和1个控制器，控制器包括冗余锁存电路、时钟分频电路、译码器电路和正脉 冲产生电路，译码器电路的输入端与地址信号接口、控制信号接口相连，译码器电路的输出 端与冗余锁存电路的输入端相连，冗余锁存器的输入端还与数据信号接口相连，冗余锁存 电路的一个输出端与正脉冲产生电路的输入端相连，冗余锁存电路的另一个输出端与时钟 分频电路的输入端相连，时钟分频电路的输入端还与时钟信号接口相连，时钟分频电路的 输出端与正脉冲产生电路的输入端相连，正脉冲产生电路的输出端与每个冗余接口驱动电 路的输入端相连，每个冗余接口驱动电路的输出端与输出指令信号接口相连。
[0020] 16个冗余接口驱动电路均为4路双冗余射极跟随输出驱动器，4路双冗余射极跟 随输出驱动器和控制器通过冗余技术进行设置，4路双冗余射极跟随输出驱动器和控制器 通过MCM多芯片组装技术进行封装。
[0021] 所述壳体的长< 50mm，宽< 50mm，高< 14mm。
[0022] 本实用新型提供一种高可靠小型化64通道射极跟随输出驱动模块电路，适用于 需要多路射极输出驱动指令输出（正脉冲）电路的高可靠性星船计算机应用领域。其采用 MCM(Multi Chip Module)多芯片组装技术和冗余设计技术把4路双冗余射极跟随输出驱动 器和控制器封装在一个小封装壳体中实现了高可靠小型化的64路冗余射极输出驱动指令 电路，较大降低了电路模块的体积、质量，同时大大提高了电路可靠性和自主程度。
[0023] 高可靠小型化64路射极跟随输出驱动模块电路正是基于MCM技术进行研制的，模 块电路内部电路原理框图如图2所示，利用MCM的高密度组装技术特性，把控制器和射极跟 随输出驱动电路封装在一个小封装壳体中，从而大幅度降低64路射极跟随输出驱动模块 电路的体积，实现其小型化；利用MCM技术本身的高可靠特性，并采用4路双冗余射极跟随 输出驱动器，大幅度提高64路射极跟随输出驱动模块电路的可靠性。
[0024] 选择国产4冗余通道射极跟随输出驱动电路作为接口驱动电路，控制器还包括译 码器电路，译码器电路的输入端用于接收地址、控制信号，译码器的输出端均与冗余锁存电 路的输入端相连，冗余锁存电路的输入端还接收数据。其本实用新型的模块电路主要技术 指标如下：
[0025] 具有64路冗余射极跟随输出驱动指令电路，最大驱动电流：200mA，每路工作电 压：10V?32V，工作温度：-55°C?125°C ;
[0026] 接口电路为冗余结构，可靠性高；
[0027] 封装后体积：< 50mm x50mm xl4mm ;
[0028] 模块电路质量：43g。
[0029] 本实用新型提供的小型化64路射极跟随输出驱动模块电路可以应用于空间站小 型化霍尔电推进器控制单元及其它需要多正脉冲指令驱动的星船载电子产品中。
【权利要求】
1. 一种64路射极跟随输出驱动模块电路，其特征在于，带有信号接口和输出指令信号 接口的壳体，信号接口包括地址信号接口、数据信号接口、控制信号接口和时钟信号接口； 壳体内封装有16个冗余接口驱动电路和1个控制器，控制器包括冗余锁存电路、时钟分频 电路和正脉冲产生电路，冗余锁存器的输入端还与数据信号接口、地址信号接口、控制信号 接口相连，冗余锁存电路的一个输出端与正脉冲产生电路的输入端相连，冗余锁存电路的 另一个输出端与时钟分频电路的输入端相连，时钟分频电路的输入端还与时钟信号接口相 连，时钟分频电路的输出端与正脉冲产生电路的输入端相连，正脉冲产生电路的输出端与 每个冗余接口驱动电路的输入端相连，每个冗余接口驱动电路的输出端与输出指令信号接 口相连。
2. 根据权利要求1所述的一种64路射极跟随输出驱动模块电路，其特征在于，所述控 制器还包括译码器电路，译码器电路的输入端分别与控制信号接口、地址信号接口相连，译 码器电路的输出端与冗余锁存电路的输入端相连。
3. 根据权利要求1所述的一种64路射极跟随输出驱动模块电路，其特征在于，所述时 钟分频电路的输入端与时钟信号接口相连。
4. 根据权利要求1所述的一种64路射极跟随输出驱动模块电路，其特征在于，所述壳 体的长< 50mm，宽< 50mm，高< 14mm。
5. 根据权利要求1所述的一种64路射极跟随输出驱动模块电路，其特征在于，所述16 个冗余接口驱动电路均为4路双冗余射极跟随输出驱动器。
【文档编号】G05B19/042GK203882142SQ201420256252
【公开日】2014年10月15日 申请日期:2014年5月19日 优先权日:2014年5月19日
【发明者】张遂南 申请人:中国航天科技集团公司第九研究院第七七一研究所