多电路板并行通信系统和方法

文档序号:9505708阅读:521来源:国知局
多电路板并行通信系统和方法
【技术领域】
[0001]本发明涉及一种多电路板并行通信系统和方法,具体涉及一种基于并行总线控制原理的多电路板通信系统。
【背景技术】
[0002]轨道交通在优化城市空间结构、缓解城市交通拥挤、保护环境等多方面均已表现出了积极促进作用。在中国,随着城市化进程的加快,城市交通需求剧增,作为缓解城市交通压力有效手段的城市轨道交通开始进入高速发展时期。
[0003]目前城市轨道交通牵引系统占据主流的是交流异步传动系统,由于异步电机转矩与转差成正比(电机转速高,转差减小,力矩减小;电机转速降低,转差增大,力矩增大),异步电机特性决定了转速可以自然调节在同步转速附近,因此异步电机可以并联运行。随着高效、节能永磁牵弓I系统的技术进步,永磁同步电机开始应用于轨道交通领域,同步电机要求电机转速与电机同步转速严格同步,传统的电机并联运行已经不适用于永磁同步电机控制,要求牵引系统每台变频器驱动一台电机。牵引系统总动力不变,要求永磁牵引控制单元有多块电路板并联运行控制多台变频器,多块电路板需要共享牵引控制指令、逻辑时序、保护动作等信息,电路板间需要及时交换大量数据。
[0004]传统的多电路板并联运行大多采用并行总线控制技术,例如,每块电路板由专用PCI协议芯片或CPU连接至PCI总线,由PCI协议芯片或CPU完成数据中转和总线管理等功能,从而实现设备间的信息交互。这种控制方式电路设计复杂,占用硬件资源较多,而且PCI总线采用共享总线机制,难免会出现总线竞争问题。采用现场串行总线控制技术可以避免总线竞争问题,例如,多个设备采用CAN总线链接至设备管理器,再由设备管理器完成总线仲裁等功能。但是,串行通信又存在传送波特率低的缺陷,无法满足实施性要求高的大量数据传输。

【发明内容】

[0005]本发明的目的是提供一种多电路板并行通信系统,解决了传统的并行总线控制技术的总线竞争问题,同时也可以满足及时的大量数据交换。
[0006]本发明的技术解决方案是:所提供的多电路板并行通信系统,包括多个电路板,其特殊之处在于:其中一个电路板为主控制板,其他电路板为从设备;所有电路板通过数据总线实现互连。所述主控制板具有总线控制权,每个从设备均具有不同的地址和总线申请优先级。
[0007]所有电路板还通过总线指示信号实现互连。
[0008]上述数据总线采用16位总线。
[0009]上述电路板是以FPGA+DSP为主要架构的电机驱动控制板。
[0010]本发明还提供一种多电路板并行通信方法,其特殊之处在于:包括以下步骤:
[0011]1】将η块电路板PWM1G、PWM2G、PWM3G......PWMnG通过16位数据总线和η位总线指示信号实现互连;
[0012]2】设置PWM1G为主控制板,设置PWM2G、PWM3G……PWMnG为从设备,从设备的总线申请优先级由高到低依次为:PWM2G、PWM3G......PWMnG ;
[0013]3】为 η 块电路板 PWM1G、PWM2G、PWM3G......PWMnG 依次分配地址 1、2、3......η ;
[0014]4】数据发送:
[0015]a)PWMlG:总线空闲时,PWM1G直接向总线发送数据帧;
[0016]b)PWM2G:PWM2G将与PWM1G连接的总线指示信号置为有效,PWM1G根据总线仲裁原贝1J,向总线发送命令帧,其中目标地址为2 ;PWM2G接收到命令帧后,一旦总线空闲,便可向总线发送数据帧;
[0017]c)PWM3G......PWMnG:发送过程与PWM2G —样,其中目标地址分别为3......η ;
[0018]5】数据接收:
[0019]a)广播数据接收:目标地址为0,所有接收设备根据源地址将数据帧中的信息保存在相应位置,完成数据接收;
[0020]b)点对点数据接受:目标地址与本设备地址一致,根据源地址,将数据帧中的信息保存在相应位置,完成数据接收;如果目标地址与本设备地址不一致,则不保存数据。
[0021]本发明的有益效果在于:
[0022](1)本发明采用并行总线通信方式,提升了通信速率并且避免了设计复杂总线通信协议,简化了硬件电路设计。
[0023](2)本发明增加了总线指示信号,以请求和仲裁的方式控制总线占用,既可以根据优先级及时响应系统又避免了总线竞争和碰撞等问题,提高了通信可靠性。
[0024](3)本发明可以通过设置目标地址,以广播形式发送信息帧,有利于各个逻辑控制板间的信息共享,也便于监测该传动系统的运行状态,提高了信息利用率,使得系统通信效率大大提高,实时性更强。
【附图说明】
[0025]图1为本发明较佳实施例的系统框图;
[0026]图2为信息帧格式。
【具体实施方式】
[0027]参见图1,本发明的较佳实施例包括PWM1G、PWM2G、PWM3G、PWM4G四块以FPGA+DSP为主要架构的电机驱动控制板。四块电路板间通过16位数据总线和4位总线指示信号实现互连;并行总线控制权由PWM1G控制,PWM2G、PWM3G、PWM4G作为从设备,在相应总线指示信号和总线控制命令指示下发送或接收数据。
[0028]从设备通过总线指示信号向PWM1G申请数据发送请求后,由PWM1G根据申请设备的优先级给从设备赋予总线控制权;从设备总线申请优先级由高到低依次为:PWM2G、PWM3G、PWM4G0
[0029]PWM1G、PWM2G、PWM3G、PWM4G四块电路板的地址依次分配为:1、2、3、4。
[0030]信息帧的格式如图2所示,其中各部分含义如下:
[0031]同步域:将总线置于有效状态;
[0032]开始标记:帧开始标记;
[0033]源地址:数据源地址;
[0034]目标地址:数据接受目标地址,如果为0,表示广播数据;
[0035]信息类型:信息帧,标识该通信帧为命令帧或某类型普通数据帧;
[0036]信息长度:表示信息域长度;
[0037]信息域:数据区;
[0038]CRC校验:信息正确接受校验;
[0039]结束标记:信息发送结束标记。
[0040]总线申请方式如下:
[0041]PWM1G:不需总线申请,只要总线空闲,就可发送数据;
[0042]从设备申请:首先通过总线指示信号向主设备发出总线占用请求,PWM1G根据总线指示信号、申请设备的优先级进行仲裁,将仲裁结果通过向总线发布命令帧,从设备接收到命令帧后,开始向总线发送数据。
[0043]数据发送方式如下:
[0044]PWM1G:总线空闲,PWM1G直接向总线发送信息帧。
[0045]PWM2G:总线空闲,PWM2G将与PWM1G连接的总线指示信号置有效,PWM1G根据总线仲裁原则,向总线发送命令帧,其中目标地址为2,表示PWM2G可以获得总线权。PWM2G接收到命令帧后,一旦总线空闲,就可向总线发送信息帧。
[0046]PWM3G、PWM4G:发送过程与PWM2G —样,其中目标地址分别为:3、4。
[0047]数据接收方式如下:
[0048]广播数据接收:所有接受设备,根据源地址,将数据帧中的信息保存在相应位置,完成数据接受。
[0049]点对点数据接收:目标地址与本设备地址一致,根据源地址,将数据帧中的信息保存在相应位置,完成数据接受。如果目标地址与本设备地址不一致,则不保存数据。
【主权项】
1.一种多电路板并行通信系统,包括多个电路板,其特征在于:其中一个电路板为主控制板,其他电路板为从设备;所有电路板通过数据总线实现互连;所述主控制板具有总线控制权,每个从设备均具有不同的地址和总线申请优先级。2.根据权利要求1所述的多电路板并行通信系统,其特征在于:所有电路板还通过总线指示信号实现互连。3.根据权利要求2所述的多电路板并行通信系统,其特征在于:所述数据总线采用16位总线。4.根据权利要求3所述的多电路板并行通信系统,其特征在于:所述电路板是以FPGA+DSP为主要架构的电机驱动控制板。5.一种多电路板并行通信方法,其特征在于:包括以下步骤: 1】将η块电路板PWM1G、PWM2G、PWM3G......PWMnG通过16位数据总线和η位总线指示信号实现互连; 2】设置PWM1G为主控制板,设置PWM2G、PWM3G……PWMnG为从设备,从设备的总线申请优先级由高到低依次为:PWM2G、PWM3G......PWMnG ; 3】为η块电路板PWM1G、PWM2G、PWM3G......PWMnG依次分配地址1、2、3......η ; 4】数据发送: a)PWMlG:总线空闲时,PWM1G直接向总线发送信息帧; b)PWM2G:PWM2G将与PWM1G连接的总线指示信号置为有效,PWM1G根据总线仲裁原则,向总线发送命令帧,其中目标地址为2 ;PWM2G接收到命令帧后,一旦总线空闲,便可向总线发送数据帧; c)PWM3G、PWM4G......PWMnG:发送过程与PWM2G —样,其中目标地址分别为3、4......η ; 5】数据接收: a)广播数据接收:目标地址为0,所有接收设备根据源地址将数据帧中的信息保存在相应位置,完成数据接收; b)点对点数据接受:目标地址与本设备地址一致,根据源地址,将数据帧中的信息保存在相应位置,完成数据接收;如果目标地址与本设备地址不一致,则不保存数据。
【专利摘要】本发明涉及一种多电路板并行通信系统和方法,具体涉及一种基于并行总线控制原理的多电路板通信系统,包括多个电路板,其中一个电路板为主控制板,其他电路板为从设备;所有电路板通过数据总线实现互连;主控制板具有总线控制权,每个从设备均具有不同的地址和总线申请优先级。本发明解决了传统的并行总线控制技术的总线竞争问题,同时也可以满足及时的大量数据交换。本发明采用并行总线通信方式,提升了通信速率并且避免了设计复杂总线通信协议,简化了硬件电路设计。
【IPC分类】G05B19/042
【公开号】CN105259839
【申请号】CN201510736361
【发明人】何莉, 陈宗原, 赵安定, 李康乐, 孙克国
【申请人】日立永济电气设备(西安)有限公司
【公开日】2016年1月20日
【申请日】2015年11月2日
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1