一种采用stt-mram作为单一存储器的微控制器的制造方法
【技术领域】
[0001]本发明属于微控制器领域，具体涉及一种采用STT-MRAM作为单一存储器的微控制器。
【背景技术】
[0002]微控制器(MicrocontrollerUnit，MCU)，又称单片微型计算机(Single ChipMicrocomputer)或者单片机，是把中央处理器(CPU)、内存(Memory)、存储器(StorageDevice)计数器(Timer)、USB、A/D转换、通用异步收发传输器(UART)、可编程逻辑控制器(PLC)以及内存访问控制(DMA)都整合在单一芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。MCU在手机、显示器、家用电器、汽车电子、工业马达以及机器手臂等众多领域有着非常广泛的应用。
[0003]通常，MCU中分别由两种存储器完成数据读写和程序存储功能，如图1所示。CPUll负责整个M⑶的控制、运算等核心处理;数据存取器12通常为静态随机存储器SRAM(StaticRandom Access Memory)，主要负责程序运行和数据存取，可通过SRAM接口 14与CPU高速通信;程序存储器13通常由0TPR0M，EPR0M，EEPR0M或FLASH中的一种或几种组成，主要负责存储程序代码，用户配置等，可通过程序存储器接口 15与CPU通信;程序存储器接口 15可以是以下接口:I2C，SPI，并行接口中的任意一种或多种。其他逻辑和信号处理部件16可包括计数器(Timer)、USB、A/D转换、通用异步收发传输器(UART)、可编程逻辑控制器(PLC)以及内存访问控制(DMA)等。
[0004]静态随机存取存储器SRAM是一种具有高速存取数据功能的内存，其读写速度最高可达IGHz以上，能够与CPU主频匹配，而且读写功耗低，擦写寿命无限，是一种常见的MCU数据存取器。其缺点是掉电不能保存数据，而且集成度低，价格昂贵，容量难以随着半导体工艺提升而大幅增加。
[0005]以EEPROM和FLASH为主的程序存储器掉电也能可靠保存数据，用户可以通过高压对存储器进行擦除和重编程，但其读写速度较低，读延时在微秒量级，写延时在毫秒量级，而且擦除寿命有限，一般用来存储用户配置和源程序代码。除此之外，随着半导体工艺节点进入40纳米甚至更低，由于EEPROM和FLASH的制备掩膜数目需要13?15层，而制备掩膜数目越多，制造成本越高，因此40纳米及更小半导体工艺制程制备的EEPROM和FLASH的制造成本高，是一个亟需解决的问题。
[0006]STT-MRAM是一种新型的掉电非易失存储器，与SRAM相比，STT-MRAM存储器同样具有极高的访问速度，读写时延可达5纳秒甚至更低，擦写寿命达无限次。同时，STT-MRAM在掉电的情况下仍然能可靠保存数据，相比SRAM具有更高的存储密度，文献“‘ 45nm Low PowerCMOS Logic Compatible Embedded STT MRAM Utilizing a Reverse-Connect1n IT/IMTJ Cell’，C.J.Lin et.al,Electron Devices Meeting(IEDM),7~9Dec.2009,Page I?4.”表明，在相同的半导体工艺制造节点下，STT-MRAM的密度是SRAM的3倍。与EEPROM和FLASH相比，STT-MRAM不仅读写速度更快，而且其制备掩膜数只需要3?5层，在40纳米及更小半导体工艺制程下相比EEPROM和FLASH有较大的制造成本优势。
【发明内容】
[0007]本发明为克服上述的不足之处，目的在于提供一种采用STT-MRAM作为单一存储器的微控制器，利用STT-MRAM不同分区分别完成存取运行数据，存储源程序代码和用户配置的功能，解决传统MCU架构中，数据存取器的存储密度较低，程序存储器的擦写寿命有限，制造成本较高的问题。
[0008]本发明是通过以下技术方案达到上述目的:一种采用STT-MRAM作为单一存储器的微控制器，包括:中央处理器、STT-MRAM存储器、SRAM接口、其他逻辑和信号处理部件，所述STT-MRAM存储器包括运行数据存取区和程序存储区，不同分区分别完成存取运行数据，存储源程序代码和用户配置的功能;所述中央处理器与STT-MRAM存储器之间通过SRAM接口连接，中央处理器与其他逻辑和信号处理部件连接。
[0009]作为优选，其他逻辑和信号处理部件包括:计数器、USB、A/D转换器、通用异步收发传输器、可编程逻辑控制器、内存访问控制、用户自定义功能部件中的一种或几种部件组入口 ο
[0010]作为优选，所述STT-MRAM存储器包括运行数据存取区和程序存储区，数据存取区和程序存储区的大小在微控制器每次初始化时指定。
[0011]本发明的有益效果在于:利用STT-MRAM不同分区分别完成存取运行数据，存储源程序代码和用户配置的功能，该新型架构不仅有效提升了 MCU中存储器容量和可靠性，并降低了存储器制造成本，还简化了接口电路，节省了芯片面积。
【附图说明】
[0012]图1为现有微控制器的结构示意图；
[0013]图2是本发明的微控制器的结构示意图；
[0014]图3是STT-MRAM存储器写操作的流程示意图；
[0015]图中:11、CPU;12、数据存取器；13、程序存储器；14、SRAM接口； 15、程序存储器接口； 16、其他逻辑和信号处理部件；21、中央处理器;22、STT-MRAM存储器;23、SRAM接口； 24、其他逻辑和信号处理部件。
【具体实施方式】
[0016]下面结合具体实施例对本发明进行进一步描述，但本发明的保护范围并不仅限于此:
[0017]实施例1:如图2所示，一种采用STT-MRAM作为单一存储器的微控制器，包括:中央处理器21、STT-MRAM存储器22、SRAM接口 23、其他逻辑和信号处理部件24，所述STT-MRAM存储器22包括运行数据存取区221和程序存储区222;所述中央处理器21与STT-MRAM存储器22之间通过SRAM接口 23连接，中央处理器21与其他逻辑和信号处理部件24连接。中央处理器21负责整个M⑶的控制、运算等核心处理;STT-MRAM存储器22负责完成运行数据存取，源程序代码以及用户配置存储等功能。具体的，STT-MRAM存储器22的存储分区分为两部分:运行数据存取区221和程序存储区222。中央处理器21与STT-MRAM存储器22之间通过SRAM接口 23连接。与传统M⑶架构相比，存储器接口电路由两种接口: SRAM接口和程序存储器接口，简化成了一种接口 =SRAM接口，简化了接口电路设计，节省了芯片面积。其他逻辑和信号处理部件24可包括计数器(Timer)、USB、A/D转换器、通用异步收发传输器(UART)、可编程逻辑控制器(PLC)、内存访问控制(DMA)以及其他用户自定义功能部件等。
[0018]本发明中的STT-MRAM存储器21的两个存储分区大小既可在M⑶出厂时限定，也可在MCU初始化时由用户指定。STT-MRAM存储器的写操作方法如图3所示:
[0019](I)MCU出厂或初始化时，分配好运行数据存取区和程序存储区的地址空间范围；
[0020](2)中央处理器21发出写命令后，判断写地址是否属于程序存储区222范围，若是，则进入步骤(3)，若不是，则进入步骤(4);
[0021 ] (3)启动验证程序，判断该写请求是否合理，写地址是否正确，如果验证正确，则进入步骤(4)，如果验证错误，则进入步骤(5);
[0022](4)按照写地址写入数据，并返回写入成功信号；
[0023 ] (5)返回写地址错误信号，写入失败。
[0024]利用STT-MRAM不同分区分别完成存取运行数据，存储源程序代码和用户配置的功能，解决传统MCU架构中，数据存取器的存储密度较低，程序存储器的擦写寿命有限，制造成本较高的问题。
[0025]以上的所述乃是本发明的具体实施例及所运用的技术原理，若依本发明的构想所作的改变，其所产生的功能作用仍未超出说明书及附图所涵盖的精神时，仍应属本发明的保护范围。
【主权项】
1.一种采用STT-MRAM作为单一存储器的微控制器，其特征在于包括:中央处理器(21)、STT-MRAM存储器(22)、SRAM接口(23)、其他逻辑和信号处理部件(24)，所述STT-MRAM存储器(22)包括运行数据存取区(221)和程序存储区(222);所述中央处理器(21)与STT-MRAM存储器(22)之间通过SRAM接口(23)连接，中央处理器(21)与其他逻辑和信号处理部件(24)连接。2.根据权利要求1所述的一种采用STT-MRAM作为单一存储器的微控制器，其特征在于，其他逻辑和信号处理部件(24)包括:计数器、USB、A/D转换器、通用异步收发传输器、可编程逻辑控制器、内存访问控制、用户自定义功能部件中的一种或几种部件组合。3.根据权利要求1所述的一种采用STT-MRAM作为单一存储器的微控制器，所述STT-MRAM存储器(22)包括运行数据存取区(221)和程序存储区(222)，数据存取区(221)和程序存储区(222)的大小在微控制器每次初始化时指定。
【专利摘要】本发明属于微控制器领域，具体涉及一种采用STT-MRAM作为单一存储器的微控制器，包括：中央处理器、STT-MRAM存储器、SRAM接口、其他逻辑和信号处理部件，所述STT-MRAM存储器包括运行数据存取区和程序存储区；所述中央处理器与STT-MRAM存储器之间通过SRAM接口连接，中央处理器与其他逻辑和信号处理部件连接。本发明的有益效果在于：利用STT-MRAM不同分区分别完成存取运行数据，存储源程序代码和用户配置的功能，该新型架构不仅有效提升了MCU中存储器容量，可靠性并降低了存储器制造成本，还简化了接口电路，节省了芯片面积。
【IPC分类】G05B19/042
【公开号】CN105527889
【申请号】CN201510898109
【发明人】徐庶, 蒋信, 李辉辉, 左正笏, 韩谷昌, 刘瑞盛, 孟皓, 刘波
【申请人】中电海康集团有限公司
【公开日】2016年4月27日
【申请日】2015年12月8日