翻转栅极基准电流源及使用方法
【专利摘要】本发明提供了一种基准电流源，包括跟踪电压生成器。跟踪电压生成器包括翻转栅极晶体管和第一晶体管，第一晶体管具有第一漏电流，其中第一晶体管以Vgs减去布置与翻转栅极晶体管连接。跟踪电压生成器还包括被配置为输出跟踪电压的输出节点；和连接至输出节点的第二晶体管，第二晶体管具有第二漏电流。基准电流源还包括被配置为接收跟踪电压并且输出放大信号的放大器。基准电流源还包括被配置为接收放大信号并且引导基准电流流过其中的控制晶体管。基准电流源还包括与控制晶体管串联连接的控制电阻器。本发明还提供了一种使用基准电流源的方法。
【专利说明】翻转栅极基准电流源及使用方法
[0001]优先权声明
[0002]本申请要求于2014年9月30日提交的美国临时申请第62/057，567号的优先权，其全部内容结合于此作为参考。
[0003]相关申请
[0004]本申请与2014 年 2 月 18 日提交的标题为 “FLIPPED GATE VOLTAGE REFERENCEAND METHOD OF USING”的美国申请第14/182，810号以及2014年8月5日提交的标题为“FLIPPED GATE VOLTAGE REFERENCE HAVING BOXING REG1N AND METHOD OF USING” 的美国申请第14/451,920号相关，其全部内容结合于此作为参考。
技术领域
[0005]本发明总体涉及电子电路领域，更具体地，涉及基准电流源及其使用方法。
【背景技术】
[0006]基准电流源是用于向电路提供基准电流的电路。电路将基准电流用作偏置电路内的各种组件的手段。例如，基准电流源用于为各部件(诸如，振荡器、放大器、锁相环或其它合适的的部件)提供精确的偏流。
[0007]在一些方法中，使用双极结晶体管(BJT)来形成基准电流源以形成带隙基准源(bandgap reference)来提供基准电压信号。在PNP BJT中，衬底用作BJT的集电极，从而使得BJT对衬底中的多数载流子噪声比较敏感。在NPN BJT中，集电极形成为P型衬底中的η阱，因而容易受到来自衬底的少数载流子噪声。NPN BJT和PNP BJT均不能完全与衬底噪声隔呙。
[0008]在一些方法中，诸如硅铬电阻器的与温度无关的电阻器与电压基准组合使用。在一些方法中，与绝对温度成正比(PTAT)的电流源和与绝对温度互补(CTAT)的电流源组合使用以减小所生成电流对温度的依赖性。
【发明内容】
[0009]根据本发明的一个方面，提供了一种基准电流源，包括:跟踪电压生成器；放大器，被配置为接收跟踪电压并且输出放大信号；控制晶体管，被配置为接收放大信号并且引导基准电流通过控制晶体管；以及控制电阻器，与控制晶体管串联连接。跟踪电压生成器包括:翻转栅极晶体管；第一晶体管，第一晶体管具有第一漏电流，第一晶体管以Vgs减去布置与翻转栅极晶体管连接；输出节点，被配置为输出跟踪电压；第二晶体管，连接至输出节点，第二晶体管具有第二漏电流。
[0010]优选地，控制电阻器的电阻的温度依赖性基本等于跟踪电压的温度依赖性。
[0011 ] 优选地，控制电阻器的电阻具有负温度系数。
[0012]优选地，控制电阻器的电阻具有正温度系数。
[0013]优选地，该基准电流源还包括:电流镜，电流镜被配置为接收基准电流并且将基准电流镜像至至少一个外部器件。
[0014]优选地，电流镜包括:第一镜像晶体管，被配置为接收基准电流，其中，第一镜像晶体管连接至操作电压；以及第二镜像晶体管，被配置为将基准电流镜像至至少一个外部器件，其中，第二镜像晶体管连接至操作电压。
[0015]优选地，电流镜包括:第一镜像晶体管，被配置为接收基准电流；第一镜像电阻器，连接在操作电压和第一镜像晶体管之间；第二镜像晶体管，被配置为将基准电流镜像至至少一个外部器件；以及第二镜像电阻器，连接在第二镜像晶体管和操作电压之间。
[0016]优选地，跟踪电压生成器还包括箱区域，箱区域被配置为在第一晶体管的漏极端处提供电压电平，以使第一漏电流保持为基本等于第二漏电流。
[0017]优选地，放大器还被配置为接收来自位于控制晶体管和控制电阻器之间的节点处的反馈电压。
[0018]优选地，跟踪电压生成器还包括:电流镜区域，被配置为向放大器提供偏置电压。
[0019]优选地，跟踪电压生成器还包括被配置为生成第一电流的启动和电流发生区域。
[0020]根据本发明的另一方面，提供了一种基准电流源，包括:跟踪电压生成器；放大器，被配置为接收跟踪电压并且输出放大信号；控制晶体管，被配置为接收放大信号；控制电阻器，与控制晶体管串联连接；以及电流镜，被配置为基于控制晶体管的导电性而接收基准电流，其中，电流镜还被配置为将基准电流镜像至至少一个外部器件。跟踪电压生成器包括:翻转栅极晶体管；第一晶体管，第一晶体管具有第一漏电流，其中，第一晶体管以Vgs减去布置与翻转栅极晶体管连接；输出节点，被配置为输出跟踪电压；第二晶体管，连接至输出节点，第二晶体管具有第二漏电流。
[0021]优选地，控制电阻器的电阻的温度依赖性基本等于跟踪电压的温度依赖性。
[0022]优选地，控制电阻器的电阻具有负温度系数。
[0023]优选地，控制电阻器的电阻具有正温度系数。
[0024]优选地，跟踪电压生成器还包括箱区域，箱区域被配置为在第一晶体管的漏极端处提供电平电平，以使第一漏电流保持为基本等于第二漏电流。
[0025]优选地，放大器还被配置为接收来自位于控制晶体管和控制电阻器之间的节点处的反馈电压。
[0026]根据本发明的又一方面，提供了一种使用基准电流源的方法，方法包括:生成跟踪电压；基于跟踪电压来控制控制晶体管的导电性，其中，控制电阻器与控制晶体管串联连接；以及使用反馈控制环，通过控制晶体管来保持与温度无关的基准电流，其中，生成跟踪电压包括生成温度依赖性基本等于控制电阻器的电阻的温度依赖性的跟踪电压。
[0027]优选地，该方法还包括:将与温度无关的基准电流镜像至至少一个外部器件。
[0028]优选地，生成跟踪电压包括生成具有非零的温度依赖性的跟踪电压。
【附图说明】
[0029]当阅读附图时，根据以下详细的描述来理解本发明的各个方面。注意，根据行业的标准实践，各个部件没有按比例绘制。事实上，为了讨论的清楚，各个部件的尺寸可以任意增加或减小。
[0030]图1是根据一些实施例的基准电流源的示意图。
[0031]图2是根据一些实施例的翻转栅极晶体管的截面图。
[0032]图3是根据一些实施例的跟踪电压生成器的示意图。
[0033]图4是根据一些实施例的放大器的示意图。
[0034]图5是根据一些实施例的电流镜的示意图。
[0035]图6是根据一些实施例的电流镜的示意图。
[0036]图7是根据一些实施例的电阻器布置的顶视图。
[0037]图8是根据一些实施例的使用基准电流源的方法的流程图。
【具体实施方式】
[0038]以下公开提供了许多用于实施本发明的不同特征的不同的实施例或实例。以下描述组件或布置的具体实例以简化本发明。这些仅仅是实例而不用于限制。
[0039]图1是根据一些实施例的基准电流源100的示意图。基准电流源100包括配置为生成跟踪电压Vtrk的跟踪电压生成器110。基准电流源100还包括配置为在其第一输入端出接收跟踪电压Vtrk的放大器120。放大器120还被配置为选择性地调整控制晶体管Mll的导电性。反馈回路连接至放大器120的第二输入端。放大器120的输出端连接至控制晶体管Mll的栅极。控制晶体管Mll的源极串联连接至控制电阻器Rll的第一端。反馈回路在控制晶体管和控制电阻器Rll之间连接至控制晶体管Mll的源极。控制电阻器Rll的第二端连接至负电源电压VSS。基准电流源100还包括连接至控制晶体管MlI的漏极的电流镜130。电流镜130被配置为将经过控制晶体管Mll的电流镜像至外部组件。
[0040]跟踪电压生成器110被配置为生成依赖于温度的跟踪电压VTRK。跟踪电压V?对温度的依赖性基本等于控制电阻器RlI的电阻对温度的依赖性。随着控制电阻器RlI的电阻由于温度变化而增加，跟踪电压Vtrk的电压电平以基本相同的速率增加以保持基本恒定的比率VTRK/rll，其中，rll是控制电阻器Rll的依赖于温度的电阻。类似地，随着控制电阻器Rl I的电阻由于温度变化而减小，跟踪电压Vtrk的电压电平降低以将比率V TRK/r 11保持为基本恒定的值。
[0041]跟踪电压生成器110包括位于操作电压VDD和负电源电压VSS之间的翻转栅极(flipped gate)晶体管Ml。第一电流源112被配置为提供流经翻转栅极晶体管Ml的第一电流11。晶体管M2连接在操作电压VDD和负电源电压VSS之间。晶体管M2以Vgs减去布置(subtractive arrangement)连接至翻转栅极晶体管Ml。Vgs减去布置是指跟踪电压生成器110的输出等于翻转栅极晶体管Ml的Vgs电压减去晶体管M2的Vgs电压。Vgs减去布置源于晶体管M2的栅极和翻转栅极晶体管Ml的栅极接收相同的电压且翻转栅极晶体管Ml的源极端连接至负电源电压VSS。第二电流源114被配置为提供流过晶体管M2的第二电流12。晶体管M3连接在晶体管M2和负电源电压VSS之间。晶体管M3的栅极、源极端和基极(bulk)均连接至负电源电压VSS。用于输出跟踪电压Vtrk的输出节点位于晶体管M2和负电源电压VSS之间并连接至晶体管M3的漏极端。
[0042]翻转栅极晶体管Ml用于帮助生成依赖于温度的跟踪电压VTRK。翻转栅极晶体管Ml包括反掺杂的栅电极。反掺杂(ant1-doping)是用与翻转栅极晶体管Ml的衬底相同的掺杂剂类型来掺杂栅电极的工艺。例如，在传统的η型金属氧化物半导体(NMOS)中，衬底为P型掺杂且栅电极为η型掺杂。然而，在翻转栅极NMOS中，栅电极的部分为P型掺杂。
[0043]图2是根据一个或多个实施例的翻转栅极晶体管200的截面图。翻转栅极晶体管200是η型翻转栅极晶体管。翻转栅极晶体管200包括衬底202。栅极介电层204位于衬底202的沟道区206上方。栅电极210位于栅极介电层204上方。栅电极210的主体区掺杂有P型掺杂剂。栅电极210的边缘214为η型掺杂以用于η掺杂源极/漏极(S/D)部件220的自对准形成。在一些实施例中，隔离区230设置在相邻的翻转栅极晶体管之间。在一些实施例中，栅电极210包括掺杂多晶硅、金属栅极或另一种合适的栅极材料。在一些实施例中，P型掺杂剂包括硼、二氟化硼或其他合适的P型掺杂剂。在一些实施例中，η型掺杂剂包括含砷的、含磷的或其他合适的η型掺杂剂。
[0044]返回到图1，翻转栅极晶体管Ml的栅极连接至翻转栅极晶体管的漏极端。翻转栅极晶体管Ml的基极连接至翻转栅极晶体管的源极端。在一些实施例中，翻转栅极晶体管Ml基本为P型掺杂。基本为P型掺杂是指除了栅电极的边缘之外，翻转栅极晶体管Ml的栅电极为P型掺杂。翻转栅极晶体管Ml的栅电极的边缘为η型掺杂以利于翻转栅极晶体管的漏极端和源极端的形成。
[0045]第一电流源112被配置为向翻转栅极晶体管Ml提供第一电流。在一些实施例中，第一电流源112包括至少一个电流镜。在一些实施例中，第一电流源112包括启动器件和电流生成器件、外部电流源或其他合适的电流源。
[0046]晶体管M2用于帮助产生依赖于温度的跟踪电压VTRK。晶体管M2不是翻转栅极晶体管。在一些实施例中，晶体管M2是标准的NMOS晶体管。晶体管M2的栅极连接至翻转栅极晶体管Ml的栅极。晶体管M2的漏极端连接至操作电压VDD。晶体管M2的基极连接至晶体管的源极端。
[0047]翻转栅极晶体管Ml具有由翻转栅极晶体管的宽度和长度限定的第一尺寸。晶体管M2具有通过晶体管的宽度和长度限定的第二尺寸。晶体管M2的尺寸大于翻转栅极晶体管Ml的尺寸。晶体管M2的尺寸是翻转栅极晶体管Ml的尺寸的整数倍N。在一些实施例中，整数倍N介于约2至约50的范围内。在一些实施例中，基于指条(finger)的数量来限定晶体管的尺寸，每个指条均具有相同的宽度W和相同的长度L。例如，包括两个具有宽度W和长度L的指条的晶体管的尺寸是具有一个具有宽度W和长度L的指条的晶体管的尺寸的两倍。晶体管M2和翻转栅极晶体管Ml之间的尺寸差异帮助确定跟踪电压Vtrk的温度依赖性。在一些实施例中，翻转栅极晶体管Ml的长度和晶体管M2的长度基本相同，因此基于翻转栅极晶体管Ml的宽度和晶体管M2的宽度之间的差异来确定尺寸差异。例如，在一些实施例中，翻转栅极晶体管Ml具有宽度Wl和长度L，从而翻转栅极晶体管的尺寸为W1/L ；以及晶体管M2具有宽度W2和长度L，从而晶体管的尺寸为W2/L，因此给出晶体管M2的尺寸与翻转栅极晶体管Ml的尺寸的比率W2/W1。在一些实施例中，比率W2/W1在从约2至约50之间的范围内。在一些实施例中，晶体管M2和翻转栅极晶体管Ml之间的尺寸差异通过改变晶体管M2或翻转栅极晶体管Ml中的指条的数量来调整。例如，在一些实施例中，晶体管M2的指条的数量是翻转栅极晶体管Ml的指条数量的2倍至50倍。在一些实施例中，当翻转栅极晶体管Ml的尺寸等于晶体管M2的尺寸且流经翻转栅极晶体管Ml和晶体管M2的电流相等时，跟踪电压Vtrk随温度而负变化。调整翻转栅极晶体管Ml相对于晶体管M2的相对尺寸来改变跟踪电压Vtrk如何相对于温度而变化。跟踪电压V TRK对温度的依赖性也依赖于晶体管M2相对于翻转栅极晶体管Ml的电流密度的电流密度。晶体管M2相对于翻转栅极晶体管Ml的适合尺寸或者相对于翻转栅极晶体管Ml的且流过晶体管M2的电流密度的设置导致基本与控制电阻器Rll的温度依赖性相匹配的跟踪电压Vtrk的温度依赖性。
[0048]第一电流源112被配置为向翻转栅极晶体管Ml提供第一电流。第二电流源114被配置为向晶体管M2提供第二电流。基于第一电流与第二电流的比率来限定最小公分母电流(1_)。例如，第一电流与第二电流的比率为11:2导致最小公分母电流为I。第一电流与第二电流的比率为8:4导致最小公分母电流为4。第一电流是的第一整数倍(Kl)。第二电流也是的第二整数倍(K2)。第一整数倍Kl大于第二整数倍K2。在一些实施例中，第一整数倍Kl约为第二整数倍K2的三倍。在一些实施例中，第一整数倍Kl为第二整数倍K2的三倍以上。
[0049]至少部分地通过第一整数倍Kl和第二整数倍K2来确定整数倍N。调整整数倍N能够调整跟踪电压Vtrk对温度的依赖性。调整整数倍N，使得翻转栅极晶体管Ml和晶体管M2的八\；3近似等于在用于形成跟踪电压生成器110的生产工艺中所使用的基于半导体的材料的带隙电压，从而使得跟踪电压Vtrk对温度的依赖性降低。在控制电阻器Rll具有与温度无关的电阻的一些实施例中，将翻转栅极晶体管Ml和晶体管M2的AVgs设置为近似等于基于半导体的材料的带隙电压，以生成与温度无关的跟踪电压VTRK。
[0050]晶体管M3用于除去流过晶体管M2的漏极-源极电流中的沟道漏电流部分。晶体管M3的尺寸等于晶体管M2的尺寸。流经晶体管M2的任何漏电流被导向晶体管M3，从而帮助保持第二电流12以用于对跟踪电压Vtrk进行温度补偿的目的。增加晶体管M3以补偿流经晶体管M2的漏电流有助于完全将第二电流12用于对跟踪电压Vtrk进行温度补偿的目的。当M2的漏极-源极电压等于M3的漏极-源极电压时，去除漏电流是最有效的，这发生在操作电压VDD被设置为Vtrk的两倍时。在不包括晶体管M3的方法中，跟踪电压生成器的精度在大于80°C的温度条件下快速劣化。
[0051]放大器120被配置为在第一输入端处接收跟踪电压Vtrk而在第二输入端处接收反馈电压VFB。放大器120的输出端连接至控制晶体管Mll的栅极，以调整控制晶体管的导电性。放大器120连同控制晶体管Mll被配置为保持跟踪电压Vtrk基本等于反馈电压VFB。通过将跟踪电压Vtrk保持为基本等于反馈电压Vfb，由于在宽的温度范围内比率VTRK/rll恒定，因此流经控制电阻器Rll的基准电流Iref保持恒定。
[0052]控制晶体管Mll的源极与控制电阻器Rll串联连接。控制晶体管Mll的漏极连接至电流镜130。在一些实施例中，控制晶体管Ml I是NMOS晶体管。
[0053]控制电阻器Rl I连接在控制晶体管Ml I和负电源电压VSS之间。在一些实施例中，控制电阻器Rll具有与温度无关的电阻。在控制电阻器Rll的电阻与温度无关的一些实施例中，控制电阻器包括使用硅铬(SiCr)电阻器。
[0054]在一些实施例中，控制电阻器Rll具有负温度系数(TC)，这意味着控制电阻器的电阻随着温度的增加而降低。在控制电阻器Rll具有负TC的一些实施例中，控制电阻器的电阻在基准电流源100的整个操作温度范围内的变化小于约10%。小于约10%的电阻变化引起晶体管M2和翻转栅极晶体管Ml之间的尺寸差异小于较高电阻变化时的尺寸差异。例如，在控制电阻器Rll具有负TC的一些实施例中，比率n2/nl介于约1.0至约8.0的范围内，其中n2是晶体管M2的尺寸且η I为翻转栅极晶体管Ml的尺寸。
[0055]在控制电阻器RlI具有负TC的一些实施例中，控制电阻器包括P掺杂多晶硅。在控制电阻器Rl I具有负TC的一些实施例中，控制电阻器不包括硅化物层。在一些实施例中，不包括硅化物层的P掺杂多晶硅控制电阻器Rll在基准电流源100的整个操作温度范围内其电阻随温度的变化小于5%。
[0056]在一些实施例中，控制电阻器Rll具有正TC，这意味着控制电阻器的电阻随着温度的升高而升高。在控制电阻器RlI具有正TC的一些实施例中，控制电阻器的电阻在基准电流源100的整个操作温度范围内的变化小于约10%。与负TC相比，在控制电阻器Rll具有正TC的一些实施例中，晶体管M2和翻转栅极晶体管Ml之间的尺寸差异较大。例如，在控制电阻器Rll具有正TC的一些实施例中，比率n2/nl介于约8.0至约40.0的范围内。
[0057]在一些实施例中，在制造期间在室温下调整(trim)控制电阻器RlI，以降低控制电阻器批次间的电阻变化。在一些实施例中，使用无源调整工艺来调整控制电阻器RU。在一些实施例中，使用有源调整工艺来调整控制电阻器RlI。在一些实施例中，使用激光调整工艺来调整控制电阻器RU。调整工艺帮助对制造变化保持高水平的控制。调整工艺增加了制造成本和时间；然而，调整工艺增加了由基准电流源100所生成的基准电流Iref的精度。
[0058]图3是根据一个或多个实施例的跟踪电压生成器300的示意图。类似于跟踪电压生成器100，跟踪电压生成器300包括翻转栅极晶体管M1、晶体管M2和晶体管M3。跟踪电压生成器300还包括被配置为接收输入电压并且生成偏置电流的启动和偏置电流生成器区域310。第一电流镜区域320被配置为基于来自启动和偏置电流生成器310的偏置电流而生成用于翻转栅极晶体管Ml的第一电流II。第二电流镜区域330被配置为接收第一电流Il的镜像部分并且生成用于晶体管M2的第二电流12。电压箱(voltage boxing)区域340被配置为将晶体管M2两端的压降保持为近似等于跟踪电压VTRK。
[0059]在一些实施例中，省略启动和偏置电流生成器区域310。在省略启动和偏置电流生成器区域310的一些实施例中，跟踪电压生成器300被配置为接收来自外部电流源的偏置电流。
[0060]启动和偏置电流生成器区域310被配置为接收操作电压VDD。启动和偏置电流生成器310连接在操作电压VDD和负电源电压VSS之间。启动和偏置电流生成器区域310被配置为沿着连接至第一电流镜区域320的第一线352生成偏置电流lb。第一电流镜区域320被配置为接收操作电压VDD。连接至第一电流镜区域320的第二线354串联连接至第二电流镜330。连接至第一电流镜320的第三线356串联连接至翻转栅极晶体管Ml。通过第一电流镜320而连接至操作电压VDD的第四线358连接至电压箱区域340的第一部分。连接至第一电流镜320的第五线360与晶体管M2串联连接。电压箱区域340的第二部分通过第二电流镜区域330连接至负电源电压VSSο在一些实施例中，操作电压VDD大于跟踪电压Vtrk的两倍。在一些实施例中，负电源电压VSS等于0V。在一些实施例中，负电源电压VSS大于或小于0V，使得操作电压VDD总是以负电源电压VSS作为参考。
[0061]启动和偏置电流生成器区域310被配置为生成偏置电流Ib以供跟踪电压生成器300使用。启动和偏置电流生成器区域310包括被配置为接收操作电压VDD的启动电阻器R51。第一偏置晶体管M52与启动电阻器R51串联连接。偏置电阻器R52串联连接至第二偏置晶体管M51。偏置电阻器R52连接至负电源电压VSS。第一偏置晶体管M52的栅极连接至位于第二偏置晶体管M51和偏置电阻器R52之间的节点。第二偏置晶体管M51的栅极连接至启动电阻器R51和第一偏置晶体管M52之间的节点。第一偏置晶体管M52的源极端连接至负电源电压VSS。第二偏置晶体管M51的漏极端与第一电流镜区域320串联。在一些实施例中，第一偏置晶体管M52为NMOS晶体管。在一些实施例中，第二偏置晶体管M51是NMOS晶体管。在一些实施例中，第一偏置晶体管M52和第二偏置晶体管M51处于弱反型(invers1n)状态。弱反型状态是指晶体管的栅极-源极电压Vgs低于晶体管的阈值电压。
[0062]启动电阻器R51用于提供从操作电压VDD到第二偏置晶体管M51的栅极的直接路径，以便开始跟踪电压生成器300的操作。至少部分地基于第一偏置晶体管M52的栅极-源极电压Vgs来限定偏置电阻器R52两端的电压。至少部分地通过电压来限定第一偏置晶体管M52的Vgs，该电压用于传导流过启动电阻器R51的启动电流。通过等式VDD — V(N51)/r51来提供跟踪电压生成器300的启动电流，其中VDD是操作电压，r51是启动电阻器R51的相应电阻，并且通过第一偏置晶体管M52的栅极-源极电压Vgs和第二偏置晶体管M51的栅极-源极电压Vgs的总和来给出V(N51)。沿着第一线352且流经第二偏置晶体管M51的偏置电流Ib被引至电流镜区域320并且通过等式V(N52)/r52来给出，其中V(N52)是第一偏置晶体管M52的栅极-源极电压Vgs而r52是偏置电阻器R52的相应电阻。
[0063]第一电流镜区域320用于向翻转栅极晶体管Ml提供整数比倍数(integer-rat1multiple)的偏置电流lb。第一电流镜区域320包括与第一镜像电阻器R21串联连接的第一镜像晶体管M21。第一镜像电阻器R21连接至操作电压VDD。第一镜像晶体管M21为二极管连接方式。第一镜像晶体管M21的漏极端沿着第一线352连接至第二偏置晶体管M51。第二镜像晶体管M22与第二镜像电阻器R22串联连接。第二镜像电阻器R22连接至操作电压VDD。第二镜像晶体管M22的栅极连接至第一镜像晶体管M21的栅极。第二镜像晶体管M22的漏极端沿着第二线354连接至第二电流镜区域330。第三镜像晶体管M23与第三镜像电阻器R23串联连接。第三镜像电阻器R23连接至操作电压VDD。第三镜像晶体管的栅极连接至第一镜像晶体管M21的栅极。第三镜像晶体管M23的漏极端沿着第三线356连接至翻转栅极晶体管Ml。第四镜像晶体管M24与第四镜像电阻器R24串联连接。第四镜像电阻器R24连接至操作电压VDD。第四镜像晶体管M24的栅极连接至第一镜像晶体管M21的栅极。第四镜像晶体管M24的漏极端沿着第五线360连接至电压箱区域340。第四镜像晶体管M24的漏极端沿着第五线360也连接至晶体管M2。在一些实施例中，第一镜像晶体管M21、第二镜像晶体管M22、第三镜像晶体管M23和第四镜像晶体管M24均为PMOS晶体管。
[0064]第一电流镜区域320被配置为沿着第一线352接收来自启动和偏置电流生成器区域310的偏置电流Ib，并且沿着第二线354、第三线356和第五线360镜像偏置电流lb。第一镜像晶体管M21的尺寸被限定为用于第一镜像晶体管、第二镜像晶体管M22、第三镜像晶体管M23和第四镜像晶体管M24的第一晶体管单元尺寸的整数倍。第二镜像晶体管M22、第三镜像晶体管M23和第四镜像晶体管M24各自具有为第一晶体管单元尺寸的整数倍的尺寸。
[0065]基于传导流过第一镜像晶体管M21的偏置电流Ib来限定第一镜像电阻器R21的电阻，使得通过R21两端的压降大于150mV。第二镜像电阻器R22、第三镜像电阻器R23和第四镜像电阻器R24各自具有基于第一晶体管单元尺寸的整数比倍数的电阻。通过使用第一晶体管单元尺寸，经过镜像流过第一电流镜区域的每个镜像晶体管中的电流都为相应晶体管的相对尺寸的整数倍数的比率乘以流过第一镜像晶体管的电流Ib。通过(n22/n21)XIb来给出流过第二镜像晶体管M22的电流122，其中n22是第二镜像晶体管M22的第一晶体管单元尺寸的整数倍数，n21是第一镜像晶体管M21的第一晶体管单元尺寸的整数倍数，以及Ib是通过第一镜像晶体管的电流。通过(n23/n21) 乂113来给出流过第三镜像晶体管123的电流123，其中n23为第三镜像晶体管M23的第一晶体管单元尺寸的整数倍数。通过(n24/n21) XIb来给出流过第四镜像晶体管M24的电流124，其中n24为第四镜像晶体管M24的第一晶体管单元尺寸的整数倍数。
[0066]通过使用第一晶体管单元尺寸，第一电流镜区域的各镜像电阻器的电阻均为相应晶体管的相对尺寸的整数倍数的比率乘以相应于第一镜像电阻器R21的电阻r21。通过(n21/n22) Xr21来给出相应于第二镜像电阻器R22的电阻r22，其中n22是第二镜像晶体管M22的第一晶体管单元尺寸的整数倍数，n21是第一镜像晶体管M21的第一晶体管单元尺寸的整数倍数，以及r21是相应于第一镜像电阻器的电阻。通过(n21/n23) Xr21来给出相应于第三镜像电阻器R23的电阻r23，其中n23是第三镜像晶体管M23的第一晶体管单元尺寸的整数倍数。通过(n21/n24)Xr21来给出相应于第四镜像电阻器R24的电阻r24，其中n24是第四镜像晶体管M24的第一晶体管单元尺寸的整数倍数。
[0067]调整第一电流镜区域320的各镜像晶体管M21至M24和镜像电阻器R21至R24的尺寸能够调整流过翻转栅极晶体管Ml的电流(例如，第一电流11(图1))以及沿着第一电流镜的其他线路的电流。例如，第三镜像晶体管M23和第三镜像电阻器R23确定流过翻转栅极晶体管Ml的电流。在另一实例中，第二镜像晶体管M22和第二镜像电阻器R22确定提供给第二镜像区域330的电流。在附加的实例中，第四镜像晶体管M24和第四镜像电阻器R24确定流过晶体管M2和电压箱区域340的第二部分的电流。调整流过翻转栅极晶体管Ml的电流帮助增大由跟踪电压生成器300输出的跟踪电压Vtrk的精度并且控制跟踪电压V TRK对温度的依赖性。第一电流镜区域320的镜像晶体管M21至M24能够精确地以纳安电流级来镜像电流。
[0068]第二电流镜区域330被配置为镜像来自第一电流镜区域320的电流。第二电流镜区域330包括与第五镜像电阻器R31串联连接的第五镜像晶体管M31。第五镜像电阻器R31连接至负电源电压VSS。第五镜像晶体管M31为二极管连接方式。第五镜像晶体管M31的漏极端沿着第二线354连接至第二镜像晶体管M22。第二电流镜区域330还包括与第六镜像电阻器R32串联连接的第六镜像晶体管M32。第六镜像电阻器R32连接至负电源电压VSS0第六镜像晶体管M32的栅极连接至第五镜像晶体管M31的栅极。第六镜像晶体管M32的漏极端沿着第四线358连接至电压箱区域340。第二电流镜区域330还包括与第七镜像电阻器R33串联连接的第七镜像晶体管M33。第七镜像电阻器R33连接至负电源电压VSS。第七镜像晶体管M33的栅极连接至第五镜像晶体管M31的栅极和第六镜像晶体管M32的栅极。第七镜像晶体管M33的漏极端沿着第五线360连接至晶体管M2和晶体管M3。第二电流镜区域330还包括与第八镜像电阻器R34串联连接的第八镜像晶体管M34。第八镜像电阻器R34连接至负电源电压VSS。第八镜像晶体管M34的栅极连接至第五镜像晶体管M31的栅极。第八镜像晶体管M34的漏极端向放大器120 (图1)提供偏置电流134。在一些实施例中，第五镜像晶体管M31、第六镜像晶体管M32、第七镜像晶体管M33和第八镜像晶体管M34均为NMOS晶体管。
[0069]第二电流镜区域330被配置为接收来自第一电流镜区域320的沿着第二线354的电流122以及沿着第四线358和第五线360的镜像电流122。第五镜像晶体管M31的尺寸限定为第二晶体管单元尺寸的整数倍。第六镜像晶体管M32的尺寸为第二晶体管单元尺寸的整数倍。第七镜像晶体管M33的尺寸也为第二晶体管单元尺寸的整数倍。第八镜像晶体管M34的尺寸也为第二晶体管单元尺寸的整数倍数。在一些实施例中，第一晶体管单元尺寸等于第二晶体管单元尺寸。在一些实施例中，第一晶体管单元尺寸不同于第二晶体管单元尺寸。
[0070]基于传导流过第五镜像晶体管M31的电流来限定第五镜像电阻器R31的电阻，使得通过R31两端的压降大于150mV。第六镜像电阻器R32具有基于第二晶体管单元尺寸的整数倍数的电阻。第七镜像电阻器R33也具有基于第二晶体管单元尺寸的整数倍数的电阻。第八镜像电阻器R34也具有基于第二晶体管单元尺寸的整数倍数的电阻。
[0071]通过使用第二晶体管单元尺寸，经过镜像流过第二电流镜区域330的各镜像晶体管的电流均为相应晶体管的相对尺寸的整数倍数的比率乘以流过第五镜像晶体管M31的电流122。流过第六镜像晶体管M32的电流132通过(n32/n31) X 122来给出，其中n32是第六镜像晶体管M32的第二晶体管单元尺寸的整数倍数，n31是第五镜像晶体管M31的第二晶体管单元尺寸的整数倍数，以及122是通过第五镜像晶体管M31的电流。通过(n33/n31) XI22来给出流过第七镜像晶体管M33的电流133，其中n33是第七镜像晶体管M33的第二晶体管单元尺寸的整数倍数。通过(n34/n31)XI22来给出流过第八镜像晶体管M34的电流134，其中n34是第八镜像晶体管M34的第二晶体管单元尺寸的整数倍数。
[0072]通过使用第二晶体管单元尺寸，第二电流镜区域330的各镜像电阻器的电阻均为相应晶体管的相对尺寸的整数倍数的比率乘以相应于第五镜像电阻器R31的电阻r31。通过(n31/n32) Xr31来给出对应于第六镜像电阻器R32的电阻r32，其中n32是第六镜像晶体管M32的第二晶体管单元尺寸的整数倍数，n31是第五镜像晶体管M31的第二晶体管单元尺寸的整数倍数，以及r31是相应于第五镜像电阻器的电阻。相应于第七镜像电阻器R33的电阻r33通过(n31/n33) Xr31来给出，其中n33是第七镜像晶体管M33的第二晶体管单元尺寸的整数倍数。通过(n31/n34) Xr31来给出相应于第八镜像电阻器R34的电阻r34，其中n34是第八镜像晶体管M34的第二晶体管单元尺寸的整数倍数。
[0073]调整第二电流镜区域330的镜像晶体管M31至M34的尺寸以及镜像电阻器R31至R34的尺寸能够调整通过晶体管M2的电流(例如，第二电流12 (图1))，并且调整提供给放大器120的偏压。例如，第六镜像晶体管M32和第六镜像电阻器R32确定流过电压箱区域340的第一部分的电流132。在另一实例中，第七镜像晶体管M33和第七镜像电阻器R33确定流过晶体管M2的电流12。调整流过晶体管M2的电流帮助增大由跟踪电压生成器300输出的跟踪电压Vtrk的精度并且控制跟踪电压V TRK对温度的依赖性。在又一实例中，第八镜像晶体管M34和第八镜像电阻器R34确定被配置为偏置放大器120的电流134。第二电流镜区域330的镜像晶体管M31至M34能够精确地以纳安电流级来镜像电流。
[0074]电压箱区域340被配置为将晶体管M2两端的压降保持为近似等于跟踪电压VTRK。电压箱区域340包括第一箱晶体管(boxing transistor)M41。第一箱晶体管M41的源极端沿着第四线358连接至第六镜像晶体管M32。第一箱晶体管M41的栅极连接至翻转栅极晶体管Ml的漏极端并且被配置为接收电流II。第一箱晶体管M41的漏极端连接至操作电压VDD。在一些实施例中，第一箱晶体管M41是NMOS晶体管。电压箱区域340还包括第二箱晶体管M42。第二箱晶体管M42的源极端沿着第五线360连接至晶体管M2的漏极端。第二箱晶体管M42的漏极端连接至负电源电压VSS。第二箱晶体管M42的栅极连接至第一箱晶体管M41的源极端并且被配置为接收电流132。在一些实施例中，第二箱晶体管M42是PMOS晶体管。
[0075]第一箱晶体管M41是电平偏移源极跟随器。通过来自第二电流镜区域330的电流132偏置第一箱晶体管。第一箱晶体管M41被配置为在负电源电压VSS的方向上实施电平偏移。第二箱晶体管M42也是电平偏移源极跟随器。通过流过第四镜像晶体管M24的电流124与流过晶体管M2的电流12之间的差来偏置第二箱晶体管M42。流过晶体管M2的电流12小于流过第四镜像晶体管M24的电流124。第二箱晶体管M42被配置为在操作电压VDD的方向上执行电平偏移。
[0076]第一箱晶体管M41的尺寸大于第二箱晶体管M42的尺寸。由于第一箱晶体管和第二箱晶体管之间的尺寸差异以及电流132与流过第二箱晶体管M42的电流(124 — 12)的电流差，从第一箱晶体管M41的栅极到第二箱晶体管M42的源极端的电平偏移是正值。向第二箱晶体管M42的源极端的电平偏移的正值帮助在第二箱晶体管的源极端处提供电压电平，该电压电平适合于使晶体管M2的漏电流近似匹配于晶体管M3的漏电流。通过使晶体管M2的漏电流与M3的漏电流匹配，跟踪电压生成器300输出的跟踪电压Vtrk保持在一致的温度变化水平。在一些实施例中，第二箱晶体管M42的源极端处的电压电平近似等于跟踪电压Vtrk的两倍(2V TRK)。
[0077]与其他箱区域相比，电压箱区域340使用第一箱晶体管M41的负电平偏移以及随后使用第二箱晶体管M42的正电平偏移，以减小跟踪电压生成器300的动态余量代价(head-room penalty)。动态余量是操作电压VDD所需的最小值与跟踪电压生成器300的输出电压之间的差。通过减小动态余量，跟踪电压生成器300的可应用性在较宽的操作电压VDD范围内增加。例如，减小的动态余量增加了跟踪电压生成器300与锂离子电池或其他低电压电源的兼容性。
[0078]图4是根据一些实施例的放大器400的示意图。放大器400包括被配置为接收跟踪电压Vtrk的第一放大器晶体管M81。放大器400还包括被配置为接收反馈电压V FB的第二放大器晶体管M82。第三放大器晶体管M83在操作电压VDD和负电源电压VSS之间与第一放大器晶体管M81串联连接。第四放大器晶体管M84在操作电压VDD和负电源电压VSS之间与第二放大器晶体管M82串联连接。被配置为向外部电路输出放大信号的输出节点位于第四放大器晶体管M84和第二放大器晶体管M82之间。在一些实施例中，第一放大器晶体管M81和第二放大器晶体管M82为NMOS晶体管。在一些实施例中，第三放大器晶体管M83和第四放大器晶体管M84是PMOS晶体管。
[0079]放大器400被配置为接收跟踪电压Vtrk和反馈电压V FB，并向外部电路(例如，控制晶体管Mll (图1))输出放大后的信号。在基准电流源(例如，基准电流源100)中，放大器400被配置为将跟踪电压Vtrk保持为基本等于反馈电压V FB。
[0080]第一放大器晶体管M81被配置为在栅极处接收跟踪电压VTRK。第一放大器晶体管M81的源极连接至电流源。在一些实施例中，电流源是跟踪电压生成器的电流镜区域的一部分，例如，第八镜像晶体管M34(图3)。第一放大器晶体管M81的漏极连接至第三放大器晶体管M83。
[0081]第二放大器晶体管M82被配置为在栅极处接收反馈电压VFB。第二放大器晶体管M82的源极连接至电流源。在一些实施例中，电流源是跟踪电压生成器的电流镜区域的部分，例如，第八镜像晶体管M34(图3)。第二放大器晶体管M82的漏极连接至输出节点和第四放大器晶体管M84。
[0082]第三放大器晶体管M83是二极管接法的晶体管。第三放大器晶体管M83的源极连接至操作电压VDD。第三放大器晶体管M83的漏极连接至第一放大器晶体管M81。第三放大器晶体管M83的栅极连接至第四放大器晶体管M84的栅极。
[0083]第四放大器晶体管M84的源极连接至操作电压VDD。第四放大器晶体管M84的漏极连接至输出节点和第二放大器晶体管M82。
[0084]图5是根据一些实施例的电流镜500的示意图。电流镜500用于向外部电路提供整数比(integer-rat1)倍数的基准电流Iref。电流镜500包括连接至操作电压VDD的第一镜像晶体管M61。第一镜像晶体管M61为二极管连接形式。第一镜像晶体管M61的漏极端连接至基准电流Iref。第二镜像晶体管M62连接至操作电压VDD。第二镜像晶体管M62的栅极连接至第一镜像晶体管M61的栅极。第二镜像晶体管M62的漏极端连接至外部电路。第三镜像晶体管M63连接至操作电压VDD。第三镜像晶体管M63的栅极连接至第一镜像晶体管M61的栅极。第三镜像晶体管M63的漏极端连接至外部电路。第四镜像晶体管M64连接至操作电压VDD。第四镜像晶体管M64的栅极连接至第一镜像晶体管M61的栅极。第四镜像晶体管M64的漏极端连接至外部电路。在一些实施例中，第一镜像晶体管M61、第二镜像晶体管M62、第三镜像晶体管M63和第四镜像晶体管M64均为PMOS晶体管。在一些实施例中，电流镜500中的镜像晶体管的数量大于或小于4。
[0085]电流镜500被配置为接收例如来自控制晶体管Ml I (图1)基准电流Iref。第一镜像晶体管M61的尺寸被限定为用于第一镜像晶体管、第二镜像晶体管M62、第三镜像晶体管M63和第四镜像晶体管M64的第三晶体管单元尺寸的整数倍数。第二镜像晶体管M62、第三镜像晶体管M63和第四镜像晶体管M64各自具有第三晶体管单元尺寸的整数倍数的尺寸。在一些实施例中，第三晶体管单元尺寸等于第一晶体管单元尺寸和第二晶体管单元尺寸中的至少一个。在一些实施例中，第三晶体管单元尺寸不同于第一晶体管单元尺寸和第二晶体管单元尺寸。
[0086]通过使用第三晶体管单元尺寸，经过镜像流过电流镜500中每个镜像晶体管的电流为相应晶体管的相对尺寸的整数倍数的比率乘以流第一镜像晶体管M61的基准电流Iref0通过(n62/n61)XIref来给出流过第二镜像晶体管M62的电流162，其中n62是第二镜像晶体管M62的第三晶体管单元尺寸的整数倍数，n61是第一镜像晶体管M61的第三晶体管单元尺寸的整数倍数，以及Iref是流过第一镜像晶体管的基准电流。通过(n63/n61) X Iref来给出流过第三镜像晶体管M63的电流163，其中n63是第三镜像晶体管M63的第三晶体管单元尺寸的整数倍数。通过(n64/n61) XIref来给出流过第四镜像晶体管M64的电流164，其中n64是第四镜像晶体管M64的第三晶体管单元尺寸的整数倍数。
[0087]调整电流镜500的镜像晶体管M61至M64的尺寸能够调整提供给外部电路的电流。电流镜500的镜像晶体管M61至M64能够以微安电流级精确地镜像电流。
[0088]图6是根据一些实施例的电流镜600的示意图。电流镜600类似于电流镜500，除了位于操作电压VDD和对应的镜像晶体管M71-M74之间的镜像电阻器R71-R74外。在一些实施例中，镜像晶体管的数量和镜像电阻器的数量大于或小于4。
[0089]电流镜600被配置为接收例如来自控制晶体管Ml I (图1)的基准电流Iref。第一镜像晶体管M71的尺寸限定为用于第一镜像晶体管、第二镜像晶体管M72、第三镜像晶体管M73和第四镜像晶体管M74的第四晶体管单元尺寸的整数倍数。第二镜像晶体管M72、第三镜像晶体管M73和第四镜像晶体管M74各自具有第四晶体管单元尺寸的整数倍数的尺寸。在一些实施例中，第四晶体管单元尺寸等于第一晶体管单元尺寸和第二晶体管单元尺寸中的至少一个。在一些实施例中，第四晶体管单元尺寸不同于第一晶体管单元尺寸和第二晶体管单元尺寸。
[0090]基于经过传导流过第一镜像晶体管M71的基准电流Iref来限定第一镜像电阻器R71的电阻，使得R71两端的压降大于150mV。通过使用第四晶体管单元尺寸，电流镜600中的各镜像电阻器的电阻均为镜像晶体管的相对尺寸的整数倍数的比率乘以相应于第一镜像电阻器R71的电阻r71。通过(n71/n72) Xr71来给出相应于第二镜像电阻器R72的电阻r72，其中n72是第二镜像晶体管M72的第四晶体管单元尺寸的整数倍数，n71是第一镜像晶体管M71的第四晶体管单元尺寸的整数倍数，以及r71是相应于第一镜像电阻器R71的电阻。通过(n71/n73) Xr71来给出相应于第三镜像电阻器R73的电阻r73，其中n73是第三镜像晶体管M73的第四晶体管单元尺寸的整数倍数。通过(n71/n74) Xr71来给出相应于第四镜像电阻器R74的电阻r74，其中n74是第四镜像晶体管M74的第四晶体管单元尺寸的整数倍数。
[0091]图7是根据一个或多个实施例的电阻器布置700的顶视图。电阻器布置700具有蛇形结构。电阻器布置700包括多晶硅、薄膜硅铬或另一种合适的电阻材料。通过形成工艺的临界尺寸来限定电阻器布置700中的多晶硅的最小宽度。临界尺寸是可使用形成工艺可靠形成的最小尺寸。在一些实施例中，使用光刻工艺形成电阻器布置700。通过包括蛇形结构和基于临界尺寸的宽度，与使用较宽元件或直线型布局的其他方法相比，电阻器布置700具有较大的每单位面积电阻。在一些实施例中，电阻器布置700的电阻为I兆欧(ΜΩ)或以上的等级。在一些实施例中，电阻器布置700被用作跟踪电压生成器(例如，跟踪电压生成器300(图3))中的各电阻器的电阻器单元尺寸。例如，在一些实施例中，如果相应于第一镜像电阻器R21的电阻r21为3ΜΩ且电阻器布置700的单元电阻器尺寸为1ΜΩ，则使用三个串联的电阻器布置来形成第一镜像电阻器。将电阻器布置700两端的压降设置为充分高的水平以在电流镜(例如，第一电流镜区域320或第二电流镜区域330 (图3))中提供电流匹配，以及能够以毫微功率(nanopower)等级形成精确的电流镜。在一些实施例中，电阻器布置700两端的压降等于或大于150毫伏(mV)。在一些实施例中，镜像电阻器R21至R24或者R31至R34中的至少一个电阻器形成为具有电阻器布置700。在一些实施例中，所有镜像电阻器R21至R24和R31至R34均形成为具有电阻器布置700。由于毫微功率等级的使用，在一些实施例中，跟踪电压生成器300中的电阻器的电阻设置为尽可能的高。
[0092]图8是根据一些实施例的使用基准电流源的方法800的流程图。方法800开始于操作802，生成跟踪电压。跟踪电压的温度依赖性基本等于基准电流源的电阻器的温度依赖性。在一些实施例中，跟踪电压是与温度无关的。在一些实施例中，跟踪电压随着温度的增加而增加。在一些实施例中，跟踪电压随着温度的增加而降低。在一些实施例中，使用跟踪电压生成器(例如，跟踪电压生成器110(图1)或跟踪电压生成器300(图3))来生成跟踪电压。
[0093]在操作804中，控制控制晶体管的导电性。基于跟踪电压来控制控制晶体管(例如，控制晶体管Ml I (图1))的导电性。在一些实施例中，控制晶体管的导电性使用连接至控制晶体管的栅极的放大器(例如，放大器120(图1)或放大器400(图4))来控制。电阻器与控制晶体管串联连接。电阻器的电阻对温度的依赖性与跟踪电压对温度的依赖性相同。
[0094]在操作806中，使用反馈环以保持与温度无关的基准电流。在一些实施例中，反馈环包括施加至对控制晶体管进行控制的放大器的反馈电压。在一些实施例中，反馈电压是在电阻器和控制晶体管之间的节点处的电压。在一些实施例中，反馈电压用于帮助维持电阻器的电阻与跟踪电压之间的比率恒定。
[0095]在操作808中，将基准电流镜像至至少一个外部器件。在一些实施例中，使用电流镜(例如，电流镜130 (图1)、电流镜500 (图5)或电流镜600 (图6))来镜像基准电流。在一些实施例中，基准电流被镜像至多个外部器件。在一些实施例中，镜像至至少一个外部器件的电流为基准电流的比值。
[0096]本领域的普通技术人员应该意识到，在不背离本发明的范围的情况下，可以在方法800中包括附加操作，能够省略一些操作，以及能够重新排列操作的顺序。
[0097]本发明的一个方面涉及一种基准电流源。该基准电流源包括跟踪电压生成器。跟踪电压生成器包括翻转栅极晶体管和第一晶体管，第一晶体管具有第一漏电流，其中第一晶体管以减去Vgs (Vgs subtractive)的布置与翻转栅极晶体管连接。跟踪电压生成器还包括:被配置为输出跟踪电压的输出节点和连接至输出节点的第二晶体管，第二晶体管具有第二漏电流。基准电流源还包括被配置为接收跟踪电压并且输出放大信号的放大器。基准电流源还包括被配置为接收放大信号并且引导基准电流流过其自身的控制晶体管。基准电流源还包括与控制晶体管串联连接的控制电阻器。
[0098]本发明的另一方面涉及一种基准电流源。该基准电流源包括跟踪电压生成器。跟踪电压生成器包括翻转栅极晶体管和第一晶体管，第一晶体管具有第一漏电流，其中第一晶体管以减去Vgs的布置与翻转栅极晶体管连接。跟踪电压生成器还包括:被配置为输出跟踪电压的输出节点和连接至输出节点的第二晶体管，第二晶体管具有第二漏电流。基准电流源包括配置为接收跟踪电压并输出放大信号的放大器。基准电流源还包括配置为接收放大信号的控制晶体管和与控制晶体管串联的控制电阻器。基准电流源还包括被配置为基于控制晶体管的导电性而接收基准电流的电流镜，其中电流镜还被配置为将基准电流镜像至至少一个外部器件。
[0099]本发明的又一方面涉及一种使用基准电流源的方法。该方法包括:生成跟踪电压；以及基于跟踪电压来控制控制晶体管的导电性，控制电阻器与控制晶体管串联。该方法还包括:使用反馈控制环，通过控制晶体管保持与温度无关的基准电流。生成跟踪电压包括生成温度依赖性基本等于控制电阻器的电阻的温度依赖性的跟踪电压。
[0100]本领域普通技术人员应该理解，所公开的实施例能实现上述一个或多个优点。在阅读前述说明书之后，本领域普通技术人员将能够实现各种改变、等效替换以及本文广义公开的各种其他实施例。因此，其旨在仅通过权利要求及其等效物中包含的定义来限制保护范围。
【主权项】
1.一种基准电流源，包括: 跟踪电压生成器，所述跟踪电压生成器包括: 翻转栅极晶体管； 第一晶体管，所述第一晶体管具有第一漏电流，所述第一晶体管以VgS减去布置与所述翻转栅极晶体管连接； 输出节点，被配置为输出跟踪电压； 第二晶体管，连接至所述输出节点，所述第二晶体管具有第二漏电流； 放大器，被配置为接收所述跟踪电压并且输出放大信号； 控制晶体管，被配置为接收所述放大信号并且引导基准电流通过所述控制晶体管；以及 控制电阻器，与所述控制晶体管串联连接。2.根据权利要求1所述的基准电流源，其中，所述控制电阻器的电阻的温度依赖性基本等于所述跟踪电压的温度依赖性。3.根据权利要求1所述的基准电流源，其中，所述控制电阻器的电阻具有负温度系数。4.根据权利要求1所述的基准电流源，其中，所述控制电阻器的电阻具有正温度系数。5.根据权利要求1所述的基准电流源，还包括:电流镜，所述电流镜被配置为接收所述基准电流并且将所述基准电流镜像至至少一个外部器件。6.根据权利要求5所述的基准电流源，其中，所述电流镜包括: 第一镜像晶体管，被配置为接收所述基准电流，其中，所述第一镜像晶体管连接至操作电压；以及 第二镜像晶体管，被配置为将所述基准电流镜像至所述至少一个外部器件，其中，所述第二镜像晶体管连接至所述操作电压。7.一种基准电流源，包括: 跟踪电压生成器，所述跟踪电压生成器包括: 翻转栅极晶体管； 第一晶体管，所述第一晶体管具有第一漏电流，其中，所述第一晶体管以Vgs减去布置与所述翻转栅极晶体管连接； 输出节点，被配置为输出跟踪电压； 第二晶体管，连接至所述输出节点，所述第二晶体管具有第二漏电流； 放大器，被配置为接收所述跟踪电压并且输出放大信号； 控制晶体管，被配置为接收所述放大信号； 控制电阻器，与所述控制晶体管串联连接；以及 电流镜，被配置为基于所述控制晶体管的导电性而接收基准电流，其中，所述电流镜还被配置为将所述基准电流镜像至至少一个外部器件。8.根据权利要求7所述的基准电流源，其中，所述控制电阻器的电阻的温度依赖性基本等于所述跟踪电压的温度依赖性。9.一种使用基准电流源的方法，所述方法包括: 生成跟踪电压； 基于所述跟踪电压来控制控制晶体管的导电性，其中，控制电阻器与所述控制晶体管串联连接；以及 使用反馈控制环，通过所述控制晶体管来保持与温度无关的基准电流， 其中，生成所述跟踪电压包括生成温度依赖性基本等于所述控制电阻器的电阻的温度依赖性的所述跟踪电压。10.根据权利要求9所述的方法，还包括:将与温度无关的所述基准电流镜像至至少一个外部器件。
【文档编号】G05F1/567GK105988500SQ201510099948
【公开日】2016年10月5日
【申请日】2015年3月6日
【发明人】穆罕默德·阿尔-夏欧卡, 亚历克斯·卡尔尼茨基
【申请人】台湾积体电路制造股份有限公司