一种单总线控制装置的制造方法
【技术领域】
[0001]本实用新型属于单总线控制技术领域，具体涉及一种单总线控制装置。
【背景技术】
[0002]单总线技术是美国Dallas半导体公司近年推出的新技术，具有硬件开销少，成本低，节省口线资源、结构简单等优点，因而在多点监测系统中得到了很大的应用。每个单总线从器件都有一个唯一的64位的ROM序列号，确保挂在总线上能被唯一地识别出来。
[0003]目前应用中，当单总线从器件发生卸载、更换和增加等状态时，上位机应用系统需要进行代码修改，不能实时监测器件状态改变，这导致单总线上、下位机开发相互不独立，即插即用功能不强。
【实用新型内容】
[0004]实用新型目的:本实用新型的目的是为了解决现有技术中的不足，提供一种结构设计合理，控制方便，通过增加改控制模块，可有效的解决单总线系统因从设备变化而引起的开发效率降低的问题，从而优化了与上位机的通信效率的单总线控制装置。
[0005]技术方案:本实用新型所述的一种单总线控制装置，包括若干相互连接的单总线器件，所述若干相互连接的单总线器件通过单总线共同连接有微控制器模块，所述微控制器模块通过RS485通信模块与上位机相互通讯连接;所述微控制器模块包括Μ⑶处理器，所述MCU处理器的XI脚与Χ2脚之间连接有晶振，所述晶振还连接有两个电容C1、C2，所述MCU处理器的1脚、2脚还分别连接有存储器的6脚、5脚，所述存储器的6脚、5脚还分别通过上拉电阻R1、R2与VCC电源连接，所述存储器的1脚到4脚接地，所述MCU处理器的8脚和9脚分别连接有复位芯片的6脚和7脚;所述MCU处理器的P21 口作为单总线的信号口，所述单总线的信号口与各个单总线器件之间还设有总线收发器芯片，所述总线收发器芯片的输入端与所述MCU处理器连接，所述总线收发器芯片的输出端通过单总线与各单总线器件连接。
[0006]进一步的，所述单总线器件采用温度测量器件DS18B20。
[0007]进一步的，所述Μ⑶处理器采用单片机AT89S52。
[0008]进一步的，所述电容Cl、C2的大小均为30PF。
[0009]进一步的，所述存储器采用串行EEPROM存储器AT24C256芯片。
[0010]进一步的，所述电阻R1、R2的阻值均为10ΚΩ。
[0011]进一步的，所述复位芯片采用MAX813芯片。
[0012]进一步的，所述总线收发器芯片采用74HC245芯片。
[0013]进一步的，所述74HC245芯片的VCC端口通电阻R4与电源连接，所述74HC245芯片的GND端口一路通过电容C3、电阻R3与电源VCC连接，另一路通过相互并联的电容C4以及电解电容C5与电源连接。
[0014]进一步的，所述电容C4的大小为0.1uF，所述电解电容C5的大小为47uF。
[0015]有益效果:本实用新型所述的一种单总线控制装置，其结构设计合理，控制方便，通过增加改控制模块，可有效的解决单总线系统因从设备变化而引起的开发效率降低的问题，从而优化了与上位机的通信效率。
【附图说明】
[0016]图1为本实用新型的一个应用实例整体结构示意图；
[0017]图2为本实用新型的Μ⑶处理器模块电路原理结构图；
[0018]图3为本实用新型的总线收发器模块电路原理结构图。
【具体实施方式】
[0019]如图1到图3所示的一种单总线控制装置，包括若干相互连接的单总线器件DS18B20，所述若干相互连接的单总线器件DS18B20通过单总线共同连接有微控制器模块，所述微控制器模块通过RS485通信模块与上位机相互通讯连接。
[0020]所述微控制器模块包括Μ⑶处理器芯片AT89S52，所述Μ⑶处理器的XI脚与Χ2脚之间连接有晶振，所述晶振还连接有两个电容C1、C2，所述电容C1、C2的大小均为30PF。所述Μ⑶处理器的1脚、2脚还分别连接有存储器AT24C256芯片的6脚、5脚，所述存储器AT24C256芯片的6脚、5脚还分别通过上拉电阻R1、R2与VCC电源连接，所述存储器的1脚到4脚接地，所述mj处理器的8脚和9脚分别连接有复位芯片的6脚和7脚;所述mj处理器的P21 口作为单总线的信号口，所述单总线的信号口与各个单总线器件之间还设有总线收发器芯片74HC245芯片，所述总线收发器芯片74HC245芯片的输入端B0、B1端口与所述MCU处理器连接，所述总线收发器芯片的输出端A0、A1端口通过单总线与各单总线器件连接。
[0021]所述74HC245芯片的VCC端口通电阻R4与电源连接，所述74HC245芯片的GND端口一路通过电容C3、电阻R3与电源VCC连接，另一路通过相互并联的电容C4以及电解电容C5与电源连接。所述电容C4的大小为0.1 uF，所述电解电容C5的大小为47uF。
[0022]上述电路中的晶振电路由两个30P的电容，一个12M的晶振所组成。因为单总线控制单元无需要计算波特率，故采用12MHz晶振。根据晶振的频率，起振电容采用30PF。该单元的正常工作电源电压为5V左右。电路比较简单，输入电源的电压宽度为12V，通过一个5V的自流线性稳压器LM7805，然后辅助1个47uF电解电容和1个0.1 uF的磁片电容滤去杂波就可以了。存储电路采用AT24C256作为数据存储器。其在系统中的作用是存储控制器搜索到的单总线上的ROM序列号。AT24C256是串行EEPROM存储器，支持IIC总线数据传输协议，存储器容量为32KB，用2根线与CPU构成串行接口。SDA是双向数据线，接CPU的PI 1; SCL是时钟线，接CPU的P10，这2根线都必须通过上拉电阻接到VCCXE是写保护线，一般接地，表示允许读写操作。A0、A1是地址线，通过这2根地址线CPU最多可寻址4个AT24C256器件。在本单元电路中，因为在IIC总线上只挂接一个24C256，故可将A0、A1接地，采用地址00。复位、看门狗电路由MAX813芯片来完成。控制程序在运行过程中由于干扰等各种因素会出现死机或程序跑飞等现象。
[0023]由于单总线采用单根信号线，既传输时钟，又传输数据，而且数据传输是双向的，所以只需要一个单片机I/O 口，采用单片机的P21 口作为单总线的信号线。如果直接在单片机的I/O 口上挂接DS18B20，则驱动的DS18B20个数十分有限，故在总线之间增加一片74HC245，以提高带负载能力。
[0024]本实用新型所述的一种单总线控制装置，其结构设计合理，控制方便，通过增加改控制模块，可有效的解决单总线系统因从设备变化而引起的开发效率降低的问题，从而优化了与上位机的通信效率。
[0025]以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型，任何熟悉本专业的技术人员，在不脱离本实用新型技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。
【主权项】
1.一种单总线控制装置，其特征在于:包括若干相互连接的单总线器件，所述若干相互连接的单总线器件通过单总线共同连接有微控制器模块，所述微控制器模块通过RS485通信模块与上位机相互通讯连接;所述微控制器模块包括Μ⑶处理器，所述Μ⑶处理器的XI脚与Χ2脚之间连接有晶振，所述晶振还连接有两个电容C1、C2，所述Μ⑶处理器的1脚、2脚还分别连接有存储器的6脚、5脚，所述存储器的6脚、5脚还分别通过上拉电阻R1、R2与VCC电源连接，所述存储器的1脚到4脚接地，所述MCU处理器的8脚和9脚分别连接有复位芯片的6脚和7脚;所述MCU处理器的P21 口作为单总线的信号口，所述单总线的信号口与各个单总线器件之间还设有总线收发器芯片，所述总线收发器芯片的输入端与所述Μ⑶处理器连接，所述总线收发器芯片的输出端通过单总线与各单总线器件连接。2.根据权利要求1所述的一种单总线控制装置，其特征在于:所述单总线器件采用温度测量器件DS18B20。3.根据权利要求1所述的一种单总线控制装置，其特征在于:所述MCU处理器采用单片机AT89S52。4.根据权利要求1所述的一种单总线控制装置，其特征在于:所述电容C1、C2的大小均为30PF。5.根据权利要求1所述的一种单总线控制装置，其特征在于:所述存储器采用串行EEPROM存储器AT24C256芯片。6.根据权利要求1所述的一种单总线控制装置，其特征在于:所述电阻R1、R2的阻值均为 10ΚΩ。7.根据权利要求1所述的一种单总线控制装置，其特征在于:所述复位芯片采用MAX813芯片。8.根据权利要求1所述的一种单总线控制装置，其特征在于:所述总线收发器芯片采用74HC245芯片。9.根据权利要求8所述的一种单总线控制装置，其特征在于:所述74HC245芯片的VCC端口通电阻R4与电源连接，所述74HC245芯片的GND端口 一路通过电容C3、电阻R3与电源VCC连接，另一路通过相互并联的电容C4以及电解电容C5与电源连接。10.根据权利要求9所述的一种单总线控制装置，其特征在于:所述电容C4的大小为0.1uF，所述电解电容C5的大小为47uF。
【专利摘要】本实用新型公开了一种单总线控制装置，包括若干相互连接的单总线器件，若干相互连接的单总线器件通过单总线共同连接有微控制器模块，微控制器模块通过RS485通信模块与上位机相互通讯连接；微控制器模块包括MCU处理器，MCU处理器分别连接有晶振、存储器、复位芯片；MCU处理器的P21口作为单总线的信号口，单总线的信号口与各个单总线器件之间还设有总线收发器芯片，总线收发器芯片的输入端与所述MCU处理器连接，总线收发器芯片的输出端通过单总线与各单总线器件连接。本实用新型所述的一种单总线控制装置，其结构设计合理，控制方便，通过增加改控制模块，可有效的解决单总线系统因从设备变化而引起的开发效率降低的问题，从而优化了与上位机的通信效率。
【IPC分类】G05B19/042
【公开号】CN205103604
【申请号】CN201520913222
【发明人】蔡彬彬, 曹留峰, 吴新华
【申请人】江苏工程职业技术学院
【公开日】2016年3月23日
【申请日】2015年11月17日