专利名称：在一个物理存储器内架构多逻辑分区及不同用途的ic卡的制作方法
技术领域：
本发明涉及一种IC智能卡中的集成电路构造设计，确切地说，涉及一种在一个物理存储器内架构多逻辑分区及不同用途的IC卡，属于带有导电标记、印刷电路或半导体电路元件的记录载体(例如信用卡或识别卡)的处理的技术领域。
随着全球IC智能卡应用的迅速发展，国内IC智能卡及其相关产业的发展已经成为我国信息化建设的一大热点和信息产业的新的经济增长点。目前，我国半导体生产和加工工艺同世界先进水平相比还存在一定差距，很多集成电路的生产企业只具备生产、加工智能卡所需要的部分逻辑及存储单元的能力，大量生产高性能智能卡集成电路还存在着较大困难；因此，如何突破旧的IC智能卡的体系构造，简化集成电路的生产工艺，已经成为实现IC智能卡芯片国产化所必须要解决的首要难题。
众所周知，在IC智能卡芯片内部，实质上是一个带有内嵌式微处理器的类似于计算机体系架构的微型计算机系统，其结构组成如
图1所示。目前，绝大多数的IC智能卡都是采用这种传统的CPU+RAM+ROM+EEPROM体系架构。其中，RAM为随机存储器，用于存储智能卡应用过程中的一些临时参数或中间变量，在断电后该数据即丢失。ROM为只读存储器，通常是作为IC智能卡的程序存储器，用于存储智能卡的COS(Chip Operating System)操作系统程序及与安全、认证相关的加密算法或其它应用程序。EEPROM为电可擦可编程存储器，通常作为智能卡的数据存储器，用于存储与用户相关的一些管理数据及用户数据等。上述这几个组成部分是在硬件上相互独立的不同存储模块。要在一块芯片内同时加工制成这三种具有不同功能的存储模块，无论对于芯片设计，还是芯片生产，都存在一定的难度。因此，如何突破传统的IC智能卡的体系架构，将功能相近的存储模块合并，则既可以简化IC智能卡芯片的设计难度，减小芯片的生产加工的风险，更可为IC智能卡芯片的生产制造实现国产化创造条件。
本发明的目的是提供一种在一个物理存储器内架构多逻辑分区及不同用途的IC卡，该IC智能卡的芯片内只设有RAM和EEPROM两种存储模块，并且在该EEPROM存储器内架设两个或两个以上的逻辑分区，分别用于不同的目的及用途，例如分别用于存储COS程序、加密算法或其它应用程序，以及管理数据和用户数据。这样不仅简化智能卡的结构组成，提高集成电路芯片生产的成品率，也为IC智能卡的国产化生产铺平道路，使IC智能卡的安全可靠性得到有效报障。
本发明的目的是这样实现的一种在一个物理存储器内架构多逻辑分区及不同用途的IC卡，包括有微处理器及其外围电路，其特征在于；在该IC智能卡的芯片内只设有RAM及EEPROM两种存储器模块，且在该EEPROM存储器与微处理器之间增设有存储器访问控制模块；该存储器访问控制模块通过其对微处理器的读程序存储器操作以及读写数据存储器操作的地址进行转换而将其指针分别映射到该EEPROM存储器的不同存储区域，从而使得该在地址上处于连续完整的一个物理存储器(EEPROM)在逻辑上能够按照不同使用方式而被划分为不同的存储区域，每个存储区域分别完成各自的不同功能。
其中存储器访问控制模块通过地址线分别与微处理器和EEPROM存储器连接，存储器访问控制模块与微处理器之间还连接有指令译码线、外部存储器读选通PSEN信号线和读选通RD信号线；在存储器访问控制模块里将上述PSEN信号和读选通RD信号相与后输出的信号则作为读选通RD信号连接到EEPROM存储器，微处理器的读写控制信号WR则直接输出到EEPROM存储器，该EEPROM存储器的片选端接至地。
上述EEPROM存储器内可架设两个或两个以上的逻辑分区，其中一个逻辑分区用作存储智能卡COS的程序存储器，另一个逻辑分区则作为存储用户数据的数据存储器。
上述EEPROM存储器内的逻辑分区的划分是由用户灵活设定的，可以是两个对等的逻辑分区，也可以是不对等的两个逻辑分区，还可以是三个或三个以上的逻辑分区。
本发明是在一个物理存储器内架构多逻辑分区及不同用途的IC卡，其技术特点是该IC智能卡的芯片内只设有RAM和EEPROM两种存储器模块，而没有ROM存储器模块，并且在该EEPROM存储器内架设两个或两个以上的逻辑分区，分别用于存储COS程序、加密算法或其它应用程序，以及存储管理数据和用户数据等不同的用途，这样不仅简化IC智能卡的结构组成，提高集成电路芯片生产的成品率，也为IC智能卡的国产化生产铺平道路，为国家节约大量外汇，尤其重要的是使IC智能卡的安全性得到可靠保证。
下面结合附图和实施例详细说明本发明的结构、特征和功效图1是IC智能卡芯片的传统体系架构的示意图。
图2是本发明的IC智能卡芯片中增设的存储器访问控制控制模块与微处理器和EEPROM存储器的连接电原理示意图。
参见图1所示的IC智能卡芯片的传统体系架构。其中ROM是只读存储器，通常用于存储智能卡的片内操作系统COS(Chip Operating System)、加密算法或其它应用程序。而EEPROM是电可擦可编程存储器，存储相关的管理数据及用户数据。在本质上，ROM和EEPROM都是存储器，区别仅是其中存储的数据或代码的用途不同。
参见图2，本发明是一种在一个物理存储器内架构多逻辑分区及不同用途的IC卡，在该IC智能卡的芯片内设有微处理器1及其外围电路，而存储器模块只设有RAM(图中未示)及EEPROM两种，而且在该EEPROM存储器3与微处理器1之间增设有存储器访问控制模块2。其中存储器访问控制模块2通过地址线分别与微处理器1和EEPROM存储器3连接，存储器访问控制模块2与微处理器1之间还连接有指令译码线、外部存储器读选通DPSEN信号线和读选通RD信号线；在存储器访问控制模块2里将上述PSEN信号和RD信号相与后输出的信号则作为RD信号连接到EEPROM存储器3，微处理器1的读写控制信号WR则直接输出到EEPROM存储器3，该EEPROM存储器3的片选端接至地。藉此架构，该存储器访问控制模块2通过其对微处理器1的读程序存储器操作以及读写数据存储器操作的地址进行转换而将其指针分别映射到该EEPROM存储器3的不同存储区域，从而使得该在地址上处于连续完整的一个物理存储器3(EEPROM)在逻辑上能够按照不同使用方式而被划分为不同的存储区域，每个存储区域分别完成各自的不同功能。
本发明的实质是将上述两种ROM和EEPROM存储器的功能和用途都由EEPROM一个存储器来承担和完成之，即通过增设的存储器访问控制模块将本来在物理上处于连续地址的一个存储器模块，在逻辑上划分为多个分区，将原来单一用途的一个存储器，变成具备不同功能、用于不同目的多个存储器；从而简化智能卡芯片的体系结构，提高集成电路芯片的制造成品率。
本发明的实现原理简述如下传统的以INTEL 8051 CPU体系为主体的IC智能卡，是利用8051对外部存储器操作采用时分复用的特点，PSEN信号与RD、WR信号不可能同时为低，所以其数据存储器和程序存储器的地址编码是重合的，也就是说，其程序存储器和数据存储器的地址都是从0000H开始编址。所以，原来的体系架构是不可能直接将一块存储器既作为程序存储器、又作为数据存储器使用的。但是，如果将CPU所送出的程序存储器或数据存储器地址经过转换，就可以在一个存储器实现既有程序存储区，又有数据存储区。参见图2，该图右侧是一块物理上完整的EEPROM宏单元存储器3，通过图2中间的存储器访问控制模块2，将物理上连续完整的一块存储器3按照使用方式不同，在逻辑上划分为不同的区，每个逻辑区分别实现各自的功能。存储器访问控制模块负责将不同应用映射到宏单元存储器的相应区域。例如当CPU要取指令时，程序计数器PC指针中存放的该条要执行的指令地址(程序存储器地址)，经过存储器访问控制模块的转换，将该地址被映射到宏单元存储器中相应的程序存储区，从中取出指令代码。当CPU要求读写数据存储器时，经过存储器访问控制模块的转换，再将该地址被映射到宏单元存储器中相应的数据存储区。
本发明中的EEPROM存储器内可以架设两个或两个以上的逻辑分区，其中一个逻辑分区用作存储智能卡COS的程序存储器，另一个逻辑分区则作为存储用户数据的数据存储器。且该EEPROM存储器内的逻辑分区的划分是由用户灵活设定的，可以是两个对等的逻辑分区，也可以是不对等的两个逻辑分区，还可以是三个或三个以上的逻辑分区。
例如，可以将一个32K容量的EEPROM存储器模块，将它划分为两部分，一部分作为存储智能卡COS的程序存储器，另一部分作为存储用户数据的数据存储器。由于不同功能模块的划分是依靠存储器访问控制模块完成的，所以对EEPROM的划分方式可以非常灵活，比如可以采用下述不同方案实现①16K程序存储器+16K数据存储器，②20K程序存储器+12K数据存储器，③16K程序存储器+8K数据存储器1区+8K数据存储器2区等多种方案。
以第一种分区为例，如果希望程序指针编址和数据区编址都保持从0000H开始，则需要如下处理当CPU读取0080H地址上的某条指令时，经过存储器访问控制模块，译码后的EEPROM内部地址为0080H；当CPU要读取0080H地址的数据存储器时，经过存储器访问控制模块，译码后的EEPROM内部地址为4000H+0080H=4080H。
下面表1所示为上述三种不同方案的地址映射关系表1
当然，如果允许程序存储区或数据存储区地址至少有一方可以不从0000H开始编址，即使不将8051的输出地址经过存储器访问控制模块而直接接至EEPROM的地址总线，依然可以实现一个存储器的分区存储。比如程序指针编址从0000H开始，但是数据区此时只能从4000H开始存取，这样会对IC卡的操作带来一定不便。
申请人已经按照本发明的方案进行了大量的论证和实施试验，并在智能卡集成电路体系的结构设计上进行仿真试验，利用本发明的新型智能卡体系架构设计了GSM手机专用SIM卡芯片，实施试验的效果良好，实现了发明目的。
权利要求
1.一种在一个物理存储器内架构多逻辑分区及不同用途的IC卡，包括有微处理器及其外围电路，其特征在于；在该IC智能卡的芯片内只设有RAM及EEPROM两种存储器模块，且在该EEPROM存储器与微处理器之间增设有存储器访问控制模块；该存储器访问控制模块通过其对微处理器的读程序存储器操作以及读写数据存储器操作的地址进行转换而将其指针分别映射到该EEPROM存储器的不同存储区域，从而使得该在地址上处于连续完整的一个物理存储器(EEPROM)在逻辑上能够按照不同使用方式而被划分为不同的存储区域，每个存储区域分别完成各自的不同功能。
2.如权利要求1所述的在一个物理存储器内架构多逻辑分区及不同用途的IC卡，其特征在于；其中存储器访问控制模块通过地址线分别与微处理器和EEPROM存储器连接，存储器访问控制模块与微处理器之间还连接有指令译码线、外部存储器读选通PSEN信号线和读选通RD信号线；在存储器访问控制模块里将上述外部存储器读选通PSEN信号和读选通RD信号相与后输出的信号则作为读选通RD信号连接到EEPROM存储器，微处理器的读写控制WR信号则直接输出到EEPROM存储器，该EEPROM存储器的片选端接至地。
3.如权利要求1所述的在一个物理存储器内架构多逻辑分区及不同用途的IC卡，其特征在于；上述EEPROM存储器内可架设两个或两个以上的逻辑分区，其中一个逻辑分区用作存储智能卡COS的程序存储器，另一个逻辑分区则作为存储用户数据的数据存储器。
4.如权利要求1所述的在一个物理存储器内架构多逻辑分区及不同用途的IC卡，其特征在于；上述EEPROM存储器内的逻辑分区的划分是由用户灵活设定的，可以是两个对等的逻辑分区，也可以是不对等的两个逻辑分区，还可以是三个或三个以上的逻辑分区。
全文摘要
一种在一个物理存储器内架构多逻辑分区及不同用途的IC卡,包括有微处理器及其外围电路,在该IC智能卡的芯片内只设有RAM及EEPROM两种存储器,且在EEPROM与微处理器之间设有存储器访问控制模块;该存储器访问控制模块通过其对微处理器的读程序存储器操作以及读写数据存储器操作的地址进行转换而将其指针分别映射到EEPROM的不同存储区域,从而使得该在地址上处于连续完整的一个物理存储器(EEPROM)在逻辑上能够按照不同使用方式而被划分为不同的存储区域,每个存储区域分别完成各自的不同功能。
文档编号G06K19/07GK1297197SQ00136740
公开日2001年5月30日 申请日期2000年12月28日 优先权日2000年12月28日
发明者杨延辉 申请人:大唐电信科技股份有限公司微电子分公司