专利名称：内置ram驱动器及使用它的显示单元和电子仪器的制作方法
技术领域：
本发明涉及在一个画面内驱动显示静画和动画的内置RAM驱动器及使用它的显示单元和电子仪器。
对于这样的电子仪器显示的数据，提出了各种各样的数据形式。以便携式电话机为例，例如，提出了接收或发送利用MPEG(活动图像专家组)标准压缩编码的图像数据的技术。
这时，在便携式电话机的显示部上，例如，在图3所示的液晶面板22上，在动画显示区22A显示接收的动画。另一方面，在液晶面板22的静画显示区22B上显示例如有关该动画的说明和操作信息等静画。
为了在动画显示区22A上显示动画，有必要在液晶驱动器内的RAM存储区中的与动画显示区22A对应的动画存储区内，周期地而且几乎是实时地改写动画数据。
另一方面，静画显示区22B显示的静画与便携式电话机的键操作等对应变更，在RAM存储区中，有必要改写与静画显示区22B对应的静画存储区的静画数据。
但是，为了改写RAM静画存储区中的静画数据，只有使用能周期地传送动画数据的总线，并利用传送一个画面的动画数据和下一个画面的动画数据之间的间隙。
这样，在动画数据的画面间限定的时间内传送静画数据受到向显示单元供给动画数据和静画数据的MPU的动作时间的限制，而且，显示单元以外的电路也受到控制MPU动作时间上的制约。
今后，随着显示区的扩大和色调数的增加，可以预见显示部显示的活动图像的信息性将日益提高，并能获得用户容易看得到且有用的信息。因此，上述动画数据的数据传送量将日益增加，这意味着对MPU动作时间的制约将更严厉。所以，希望尽量提高动画数据的传送速率。另一方面，对于这样的以便携式电话机为代表的很适合于信息性高的信息的显示的便携式信息终端，低功耗是必须的。
此外，本发明的另一目的在于提供一种内置RAM驱动器及使用它的显示单元和电子仪器，可以以很低的功耗独立地改写大容量的动画数据和静画数据。
为了解决上述课题，本发明是根据静画数据和动画数据驱动显示部显示的内置RAM驱动器，其特征在于包括输入上述静画数据或给定的命令的第1接口；将串行传输线传送的串行的上述动画数据作为差动信号输入的第2接口；差动放大从上述第2接口输入上述差动信号并生成并行动画数据的接收电路；存储经上述第1接口输入的上述静画数据和由上述接收电路生成的上述动画数据的RAM；根据给定的命令，对上述RAM控制分别经第1或第2接口单独输入的上述静画数据或动画数据的写入或读出的第1控制电路；独立于上述第1控制电路，把存储在上述RAM中的静画数据或动画数据作为显示数据，控制其读出并驱动上述显示部显示的第2控制电路。
若按照本发明，静画、动画经第1、第2接口分别输入。此外，控制向静画数据或动画数据的RAM写入和控制从用来驱动显示部显示的数据RAM读出分别独立进行。因此，可以在RAM中改写动画数据的同时改写静画数据，不必等到动画数据写入结束才写入静画数据。而且，可以利用显示数据进行显示驱动，而与这些静画数据和动画数据的写入控制无关。进而，因从第2接口经串行传输线来的串行动画数据作为差动信号输入，故可以实现高速信号传送。特别，因与静画写入时序无关，可以写入因扩大显示区和增加色调数而实现了大容量的动画数据，故可以显示精细的活动图像。
此外，本发明的特征在于包含停止控制电路，在接收上述差动信号的同时，接收表示该差动信号是否有效的数据有效信号，根据上述数据有效信号至少停止一部分上述接收电路的工作。
将表示作为这样的串行动画数据的差动信号是否有效的数据有效信号和差动信号一起接收，至少停止一部分上述接收电路的工作，将串行传送时收发信号的功耗抑制到最小限度，因此，可以有效地进行大容量动画数据的传送而不降低信号传送能力。
此外，本发明的特征在于作为使上述动画数据向上述RAM的写入同步的同步信号，使用上述数据有效信号。
此外，本发明的特征在于作为使上述显示部的1行动画数据向上述RAM的写入同步的同步信号，使用上述数据有效信号。
此外，本发明的特征在于作为使上述显示部的1个画面的动画数据向上述RAM的写入同步的同步信号，使用上述数据有效信号。
这样一来，可以不传送垂直同步信号或水平同步信号而能够准确无误地显示动画数据。
此外，本发明的特征在于上述串行传输线是LVDS标准的传输线。
此外，本发明的特征在于上述串行传输线是USB标准的传输线。
此外，本发明的特征在于上述串行传输线是IEEE1394标准的传输线。
通过利用这样一些标准化的高速串行传输线来传送动画数据，可以独立地进行大容量动画数据和静画数据的改写，可以使内置RAM驱动器的接口设计容易进行。
此外，本发明的特征在于本发明的显示单元包括具有由多个第1电极和多个第2电极驱动的电光学元件的面板、驱动上述多个第1电极的后述的权利要求1至8的任何一项记载的内置RAM驱动器和扫描驱动上述多个第2电极的扫描驱动器。
该显示单元可以在减轻外部MPU的负担的同时实现静画和动画的混合显示。
此外，本发明的电子仪器的特征在于具有本发明的显示单元和向上述显示单元供给上述命令、上述静画数据和上述动画数据的MPU。
该电子仪器在显示单元混合显示静画和动画时可以减轻MPU的负担，因此，能够提高MPU的工作效率。
图1是使用本发明的电子仪器的概略方框图。
图2是作为一例图1的电子仪器的便携式电话机的概略方框图。
图3是表示与图1所示的液晶面板的显示例不同的显示例的概略说明图。
图4是图1所示的X驱动器IC的概略方框图。
图5是图4所示的显示数据RAM及其外围电路的概略说明图。
图6是图5所示的数据RAM内的存储器单元的电路图。
图7是表示静画和动画的写入时序和显示用读出时序的波形图。
图8是本发明第2实施形态的X驱动器IC的概略框图。
图9是表示图8所示的第1、第2显示数据RAM的存储区和液晶面板的显示区的关系的概略说明图。
图10是具有第3实施形态的X驱动器IC的电子仪器的概略框图。
图11A、图11B是与先有的显示数据传输线的接口部相对照原理性地示出LVDS标准的高速串行传输线的接口部的说明图。
图12是表示LVDS标准的数据传送的功耗和CMOS驱动器进行数据传送的功耗的关系的说明图。
图13是表示对于第3实施形态中的电子仪器进行LVDS标准的高速串行传送的MPU和显示单元的接口部分的概要构成的概略方框图。
图14是表示由数据有效信号生成电路生成的数据有效信号的生成时序的一个例子的时序图。
图15是表示由数据有效信号生成电路生成的数据有效信号的生成时序的另一个例子的时序图。
图16是本发明第3实施形态的X驱动器IC的概略框图。
图17是表示对于第3实施形态中的电子仪器进行IEEE1394标准的高速串行传送的MPU和显示单元的接口部分的概要构成的概略方框图。
图18是表示DS链接方式的传送时序的一个例子的时序图。
图19是表示对于第3实施形态中的电子仪器进行USB标准的高速串行传送的MPU和显示单元的接口部分的概要构成的概略方框图。
下面，参照图1～图7说明本发明的实施形态1。
(电子仪器的说明)图1是使用本发明的电子仪器的概略方框图。在图1中，该电子仪器由MPU(微处理器单元)10和显示单元20构成。显示单元20包括具有电光学元件的矩阵面板、例如彩色液晶面板22、驱动该液晶面板22的内置RAM的X驱动器IC24和扫描用Y驱动器IC26。
矩阵面板22只要是使用光学特性随外加电压变化的液晶或其它电光学元件即可。作为液晶面板22，例如，可以用单纯的矩阵面板构成，这时，在已形成多个段电极(第1电极)的第1衬底和已形成公共电极(第2电极)的第2衬底之间封入液晶。液晶面板22也可以是使用薄膜晶体管(TFT)、薄膜二极管(TFD)等3端元件和2端元件的有源矩阵面板。这些有源矩阵面板也具有由内置RAM的X驱动器IC24驱动的多个信号电极(第1电极)和由Y驱动器IC26扫描驱动的多个扫描电极(第2电极)。
液晶面板22可以同时显示静画和动画。这时，如图1所示，在液晶面板22上设定由MPU10提供的动画数据的图像大小决定的动画显示区域22A和除此之外的静画显示区域(文本数据显示区)22B。
如图1所示，从MPU10向显示单元20提供显示命令/静画数据和动画数据。作为显示命令，典型的有区别命令/数据的信号A0、反相复位信号XRES、反相片选信号XCS、反相读信号XRD和反相写信号XWR等。数据D7～D0是8比特命令数据(包含静画和动画用地址数据)或静画数据，根据命令/数据识别信号A0的逻辑来区别。动画数据例如是各6比特的R、G、B信号，还提供时钟信号CLK、水平·垂直同步信号H·Vsync等。
这样，在本实施形态中，显示命令/静画数据用的总线和动画数据用的总线是分离的。
图2示出安装了图1的MPU10和显示单元20的便携式电话机30的例子。图2所示的MPU10具有主管便携式电话机30的控制的CPU12，该CPU12与静画用存储器14、DSP(数字信号处理器)16连接。此外，DSP16与动画用存储器18连接。
在该便携式电话机30中，设有调制解调电路34，对经天线32接收的信号进行解调或对经天线32发送的信号进行调制。而且，可以通过天线32收发例如按MPEG(活动图像专家组)的IV层标准编码了的动画数据。
在该便携式电话机30中，也可以设置例如数字摄像机36。可以通过该数字摄像机36取入动画数据。便携式电话机30的收发数据、数字摄像机26的摄像等必要的操作信息可以通过操作输入部38输入。
设在MPU10中的CPU12当在液晶面板22的动画显示区域22A中显示动画时，该动画的大小由动画信息决定。即，决定图1所示的动画的开始地址SA和结束地址EA。再有，也可以如图3所示那样，用线条将动画显示区域22A和静画显示区域22B分成例如上下两部分，这时，开始地址SA和结束地址EA同样根据动画的大小决定。
该动画显示区域22A显示的动画在本实施形态中由天线32或数字摄像机36提供。从天线32输入的信号经调制解调电路34解调后由DSP16进行信号处理。该DSP16与动画处理用存储器18连接，对经天线32和调制解调电路34输入的压缩数据进行解压缩，还对按MPEG的IV层标准编码了的数据进行译码。经天线32和调制解调电路34发送来的数据在利用DSP16进行压缩并按MPEG的IV层标准编码再发送时，进行编码。这样，DSP16可以具有MPEG的例如IV层的译码器和编码器的功能。
该DSP16还输入从数字摄像机36来的信号，从天线32或数字摄像机36输入的信号利用DSP16对RGB信号进行处理再送给显示单元20。
CPU12根据从操作部38来的信息，必要时使用静画用存储器14，向显示单元20输出液晶面板22显示静画所必要的命令和静画数据。
例如，动画是经由因特网发送来的电影信息，用来预订该电影票的信息作为静画显示，根据从操作输入部38来的信息进行订票。因此，CPU1进而经调制解调电路34和天线32控制发送静画信息(例如订票信息)。此外，必要时，CPU12可以经调制解调电路34和天线32控制送出由数字摄像机36摄影的动画信息。
(X驱动器IC的说明)图4是图1所示的内置RAM的X驱动器IC24的概略方框图。作为图4所示的内置RAM X驱动器IC24的输入输出电路，设有MPU接口100和输入输出缓冲器102和输入缓冲器104。
MPU接口100输入反相片选信号XCS、命令/数据识别信号A0、反相读信号XRD、反相写信号XWR和反相复位信号XRES等。
输入输出缓冲器102输入例如8比特的命令或静画数据D7～D0。再有，在图4中，示出并行输入输出信号D7～D0的例子，但当没有必要从X驱动器IC24内的显示数据RAM160向MPU10读出数据时，也可以将起始比特作为识别信号A0，接下来串行输入输出信号D7～D0。这一来，可以减少MPU10和X驱动器IC24的端子数。
输入缓冲器104例如输入由6比特的R、G、B信号形成的动画数据和时钟信号CLK。各6比特的G、R、B信号与时钟信号CLK同步并行输出。
X驱动器IC24设有与MPU接口100和输入输出缓冲器102连接的第1总线110和与输入缓冲器104连接的第2总线120。
第1总线110与总线保持器112和命令译码器114连接，第2总线120与总线保持器122连接。再有，输入输出缓冲器102与状态设定电路116连接，X驱动器IC24的工作状态输出给MPU10。该工作状态是由X驱动器IC24设定的内部状态，例如，画面内给定的滚动区的滚动方式，显示是否为开状态，输出从MPU10输入的给定的命令经命令译码器114译码的结果。
第1、第2总线110、120都与显示数据RAM160的I/O缓冲器162连接，传送对显示数据RAM160进行读写的静画数据和动画数据。
X驱动器IC24除上述显示数据RAM160、I/O缓冲器162之外，还设有MPU系统控制电路130、列地址控制电路140、页地址控制电路150、驱动系统控制电路170、PMW译码器电路180和液晶驱动电路190。
MPU系统控制电路130根据经命令译码器114输入的MPU10的命令，对显示数据RAM160进行读写控制。设有由该MPU系统控制电路130控制的列地址控制电路140和页地址控制电路150。在本实施形态中，列地址控制电路140具有指定静画数据的写入列地址和静画及动画数据的读出列地址的第1列地址控制电路142和指定动画数据的写入列地址的第2列地址控制电路144。页地址控制电路150具有指定静画数据的写入页地址和静画及动画数据的读出页地址的第1页地址控制电路152和指定动画数据的写入页地址的第2页地址控制电路154。再有，从MPU10来的垂直、水平同步信号H·Vsync输入MPU系统控制电路130(图4中未图示)。水平同步信号Hsync用来使设在第2列、页地址控制电路144、154内的计数器置位、复位，以便尽力抑制因动画数据写入时噪声等的误写入而引起的显示偏差。进而，水平·垂直同步信号H·Vsync用来使列地址、页地址返回起始地址SA。此外，页地址控制电路150由驱动器系统控制电路170控制，包含对每一行指定显示地址的显示地址控制电路156。
驱动器系统控制电路170包含X驱动器系统控制电路172和Y驱动器系统控制电路174。该驱动器系统控制电路170在震荡电路176的震荡输出的基础上产生色调控制脉冲GCP、极性反向信号FR和锁存脉冲LP等，独立于MPU系统控制电路130而控制显示地址控制电路156、PWM译码电路180、电源控制电路178和Y驱动器IC26。
PWM译码电路180锁存从显示数据RAM160对每一行读出的数据，再按极性反向的周期输出与色调值对应的脉冲幅度的信号。液晶驱动电路190对从PWM译码电路180来的信号进行电平移动，使其变成与LCD显示系统的电压对应的电压，并供给图1所示的液晶面板20的段电极SEG。
(显示数据RAM及其外围电路的说明)图5是显示数据RAM160及其外围电路的概略电路图。在图5中，示出分别设在第1、第2列地址控制电路142、144、第1、第2页地址控制电路152、154和显示地址控制电路156的最后一级的第1、第2列地址译码器142A、144A、第1、第2页地址译码器152A、154A和显示地址译码器156A。
图5进而示出第1、第2行存储器单元C10、C11、…C20、C21、…。而且，在图5所示的各存储器单元中，第1～第3字线W1～W3与第1位线对B1、/B1和第2位线对B2、/B2连接。
第1列地址译码器142A输出使与第1位线对B1、/B1连接的第1列开关SW1通断的信号。第2列地址译码器144A输出使与第2位线对B2、/B2连接的第2列开关SW2通断的信号。第1页地址译码器152A提供使第1字线W1有效的信号，第2页地址译码器154A提供使第2字线W2有效的信号，显示地址译码器156A提供使第3字线W3有效的信号。
与先有技术相比，在本实施形态中，新设置了第2字线W2、第2位线对B2、/B2、第2列开关SW2、第2列地址译码器144A、第2页地址译码器154A。
第2列和页地址译码器144A、154A只在指定用来写入动画数据(R、G、B)的列和页地址时使用，利用该地址的指定，可以经第2总线120和第2列开关SW2，将动画数据(R、G、B)写入存储器单元。
第1列和页地址译码器142A、152A在写入静画数据和读出静画和动画数据时，指定列和页地址。利用该地址的指定，可以经第1总线110和第1列开关SW1，对显示数据RAM160进行读写。
显示地址译码器156A通过一行一行地依次激活第3字线W3，将1行上的存储器单元的数据读出到显示数据输出线OUT上。该读出数据由PWM译码电路180供给，用来驱动液晶。
(存储器单元的构成)图6是表示显示数据RAM16内的存储器单元C10的电路图。存储器单元C10具有和其它存储器单元相同的结构。该存储器单元C10具有由2个CMOS反相器201、202构成的存储元件200。2个CMOS反相器201、202具有其输入输出之间相互连接的第1、第2布线204、206。在第1布线204和位线B1之间连接第1N型MOS晶体管210(第1开关)，该晶体管的栅极与第1字线W1连接。同样，在第2布线206和位线/B1之间连接第2N型MOS晶体管212(第1开关)，该晶体管的栅极与第1字线W1连接。
根据以上构成，当利用从第1页地址译码器152A来的有效信号使第1字线W1变成H电平时，第1、第2 N型晶体管210、212导通。因此，存储器单元C10与第1对位线B1、/B1连接。这时，当利用从第1列地址译码器142A来的有效信号使第1列开关SW1接通时，可以对存储器单元C10进行数据的读写。
此外，在电源供给线VDD和显示数据输出线OUT之间连接第1、第2P型MOS晶体管220、222。第1P型MOS晶体管220的栅极与第2布线206连接，第2P型MOS晶体管222的栅极与第3字线W3连接。
在向显示数据输出线OUT读出存储器单元C10的数据之前，该显示数据输出线OUT被预充电到L电平。在该预充电动作之后，在把第3字线W3作为L电平使第2P型MOS晶体管222导通的状态下，利用PWM译码电路180锁存显示数据输出线OUT的数据。这时，若第2布线206的电位为H电平(第1布线204的电位是L)，则显示数据输出线OUT维持L电平不变，若第2布线206的电位为L电平(第1布线204的电位是H)，则显示数据输出线OUT变成H电平。这样一来，可以在一行同时从显示数据RAM160读出显示数据。
在本实施形态中，进而设有第2字线W2和第2位线对B2、/B2。因此，在第1布线204和位线B2之间连接第3N型MOS晶体管230(第2开关)，该晶体管的栅极与第2字线W2连接。同样，在第2布线206和位线/B2之间连接第4N型MOS晶体管232(第2开关)，该晶体管的栅极与第2字线W2连接。
根据以上构成，当利用从第2页地址译码器154A来的有效信号使第2字线W2变成H电平时，第3、第4N型晶体管230、232导通。存储器单元C10与第2对位线B2、/B2连接。这时，当利用从第2列地址译码器144A来的有效信号使第2列开关SW2接通时，可以对存储器单元C10进行动画数据的写入。
(对显示数据RAM写入静画、动画)MPU10根据动画信息预先得知与图1或图3所示的动画显示区域22A的开始和结束地址SA、EA对应的显示数据RAM160的页地址和列地址。因此，MPU10可以按照规定的写入频率反复指定与显示数据RAM160的区域中的动画显示区域22A对应的区域的列地址和页地址。与该动画区域22A对应的区域的列地址和页地址经由X驱动器IC24的输入输出缓冲器102和MPU系统控制电路130，输入到第2列地址控制电路144和第2页地址控制电路154。最后，经图5所示的第2列地址译码器144A和第2页地址译码器154A，指定显示数据RAM160的列地址和页地址。对于动画数据，通过经由输入缓冲器104和第2总线120，可以利用与静画数据的总线110不同的路径进行实时传送。由此，可以实时改写动画数据。
另一方面，MPU10指定与显示数据RAM160的区域中的静画显示区域22B对应的区域的列地址和页地址，只在有从操作输入部38来的信息输入时等静画数据发生变更时，才利用规定的写入频率进行数据改写。
这样，在本实施形态中，当向显示数据RAM160写入静画和动画时，通过各自的路径进行地址的指定和数据传送，它们之中的某些数据被写入存储器单元。因此，可以以页为单位将静画和动画同时写入不同的存储器中，而不必停止任何一方数据的写入。
此外，因存储器单元构成为可以写入静画和动画中任何一种数据，故可以任意变更动画显示区域22A。
这里，当在液晶显示面板20的动画显示区域22A显示动画时，例如，按照60Hz、即1秒钟可以显示60帧的图7所示的读出时钟，可以从显示数据RAM160中读出显示数据。
另一方面，静画数据可以按照比液晶显示的驱动频率高的、例如90Hz、即1秒钟可以显示90帧的静画写入时钟，将显示数据写入显示数据RAM160。这样，因利用比显示读出速率高的写入速率进行静画的改写，故可以实现跟踪与操作输入部38的操作对应的滚动显示等的显示。
与此相对，对于动画数据，因利用人的视网膜残留图像的现象，故当象便携式电话机那样，不要求精密动画显示时，即使动画的帧数少(不必与显示对应改写全部60帧)也无妨。在本实施形态中，例如，可以以20Hz、即1秒钟可以写入20帧动画数据的频率进行写入，也可以以60帧的频率从MPU10只把20/60＝1/3的数据送给X驱动器IC24。当使用未内置RAM的X驱动器IC24时，必须始终改写60帧的数据，但通过降低动画的改写频率(降低改写速率)或减少改写的数据量，可以减少与静画不同平时必须改写显示数据RAM160的内容的动画数据的改写次数，可以相应地减小存储器单元的功耗。
<第2实施形态>
图8是本发明的第2实施形态的X驱动器IC300的部分方框图。再有，在图8中，对于具有和图4相同功能的电路使用和图4相同的符号并省略其详细说明。此外，图8省略的电路和图4的电路相同。
图8所示的X驱动器IC300和图4所示的X驱动器IC24的不同点首先在于设置了第1、第2显示数据RAM310、320。第1显示数据RAM310存储静画数据，第2显示数据RAM320存储动画数据。再有，第1、第2RAM310、320可以不要图6所示的第2字线W2、第2位线对B2、/B2、第2列开关SW2、第2列地址译码器144A和第2页地址译码器154A，而使用先有构成的存储器单元。
图9示出第1显示数据RAM310的静画存储区310A、第2显示数据RAM320的动画存储区320A、液晶面板22的动画显示区22A和静画显示区22B的关系。
第1、第2显示数据RAM310、320具有与液晶面板22的一幅画面的所有象素对应的存储区。由此，图9所示的静画存储区310A和动画存储区320A可以任意变更。再有，在图9中，为说明方便起见，将第1、第2显示数据RAM310、320的各存储空间和液晶面板22的显示空间描绘成具有相同的大小。
例如，以每秒20帧的速率将数据写入第2显示数据RAM320的动画存储区320A中，例如，以每秒60帧的速率读出数据，再在液晶面板22的动画显示区域22A上显示。另一方面，例如，以每秒90帧的速率将数据写入第1显示数据RAM310的静画存储区310A中，例如，以每秒60帧的速率读出数据，再在液晶面板22的静画显示区域22B上显示。
这样，第2实施形态与第1实施形态不同，设置了第1、第2显示数据RAM310、320。因此，与第1显示数据RAM310对应，设置第1列地址控制电路142、第1 I/O缓冲器312、第1页地址控制电路152和第1显示地址控制电路330。同样，与第2显示数据RAM320对应，设置第2列地址控制电路144、第2 I/O缓冲器322、第2页地址控制电路154和第2显示地址控制电路340。
进而设置选择器350，根据MPU系统控制电路130的输出，从第1、第2显示数据RAM310、320中选择显示数据，再输出给PWM译码电路180。
本发明的第2实施形态也分别利用单独的第1、第2总线110、120传送静画和动画。此外，用来向第1RAM310、第2RAM320写入数据的列和页地址也用静画和动画分开的系统来指定。因此，可以在向第2RAM320写入动画数据的同时，向第1RAM310写入静画数据，不必等到动画数据的写入结束后再写入静画数据。
<实施形态3>
在第1、第2实施形态的内置RAMX驱动器IC中，与过去不同，利用分开的传输线接收从MPU10供给来的动画数据和静画数据，并分别由分开的系统进行写入。但是，当动画数据随着动画显示区的扩大和色调数的增加等其应传送的数据量增加时，其传送容量会有一定的界限。此外，当考虑用来传送各6比特的R、G、B信号、时钟信号CLK、水平·垂直同步信号H·Vsync、共计21个信号的布线区域和端子个数增大的因素时，更难以与色调数的增加相适应，有时可靠性反而会降低。
因此，在第3实施形态的内置RAMX驱动器IC中，通过经高速串行传输线从MPU供给动画数据，可以抑制应传送的信号的布线区域和端子个数的增大，同时，可以使用分开的系统写入静画数据和动画数据。
这里，高速串行传输线是指把串行传送数据作为差动信号进行传送，并通过在接收侧进行差动放大来进行高速数据传送的传输线。作为这样的高速串行传输线，已提案各种标准，例如，有已作为美国电子通信工业协会(TIA)/美国电子工业协会(EIA)-644、IEEE(电气与电子工程师协会)1596.3标准化了的LVDS(低压差动信号传输)标准、IEEE1394标准或USB(通用串行总线)标准等。
(LVDS标准的高速传送)图10是具有第3实施形态的X驱动器IC400的电子仪器的概略框图。
再有，在图10中，对于具有和图1相同功能的电路使用和图1相同的符号并省略其详细说明。
图10所示的电子仪器与图1所示的电子仪器的不同点在于在MPU400和显示单元410的X驱动器IC420之间连接有LVDS标准的高速串行传输线。在该高速串行传输线上把串行动画数据作为差动信号传送。
图11A、图11B原理性地示出显示数据传输线接口部(图11A)和LVDS标准的高速串行传输线的接口部(图11B)。
即，在图11A所示的技术中，利用由CMOS晶体管构成的输出缓冲器450、452，在附加布线电容的信号传输线上驱动与传送信号对应的电压。在接收侧，用由CMOS晶体管构成的输入缓冲器454、456对信号传输线进行接收。这里，若设数据传输线和时钟信号CLK的传输线的布线电容为C(F)，数据传送速率为f(Hz)，输出缓冲器的电源电压为V(V)，则伴随数据传送的耗电电流Iop0可由下式表示。
Iop0＝fCV[A]…(1)因此，传送速率越高耗电电流越多。但是，实际上，因布线电容C的原因，传送速率不可能太高。
与此相对，如图11B所示，从发送侧通过差动输出驱动器460、462输出与传送信号对应的差动信号。更具体一点说，从发送侧的差动输出驱动器向由双绞线或印刷电路板等的平衡传输线形成的信号传输线流过恒定电流，利用接收侧的差动输入接收，对连接在差动信号传输线之间的终端电阻上发生的差动电压进行放大。
这时，在发送侧，对应与利用PLL电路468使时钟信号CLK例如9倍频的倍频时钟信号同步传送的数据进行串行变换，并与时钟信号同步传送。在接收侧，与利用PLL电路470使接收的时钟信号CLK例如9倍频的倍频时钟信号同步，对接收的串行数据进行并行变换。
这里，若设伴随差动信号传送的恒定电流为Iconst[A]，发送侧和接收侧的PLL电路468、470的耗电电流为Ip11[A]，则伴随数据传送的耗电电流Iop1可由下式(2)表示。
Iop1＝Iconst+Ip11…(2)图12示出表示伴随LVDS标准的数据传送的耗电电流和伴随CMOS驱动器进行的数据传送的耗电电流的关系的曲线。
这里，示出使数据传送速率变化时，使用由CMOS晶体管构成的驱动器进行数据传送时的耗电电流480和按LVDS标准进行数据传送时的耗电电流482。
即，如图11A所示那样，当由COM驱动器进行数据传送时，根据(1)式，耗电电流与数据传送速率成比例增加。
与此相对，在图11B所示的LVDS标准数据传送中，必需要有与数据传送速率对应的恒定电流。但是，必要的恒定电流在数据传送速率低和数据传送速率高时大致相同。
因此，这意味着在按LVDS标准的数据传送中，当传送速率低时，比以往的数据传送耗电电流多，另一方面，当传送速率高时，可以以比以往低的耗电电流进行高速数据传送。
因此，第3实施形态的特征是，当数据传送速率低时，通过在不进行数据传送的期间抑制恒定电流的耗电，与先有的数据传送相比较，既可以实现高速数据传送，又可以实现低功耗。更具体一点说，使发送侧的差动输出驱动和接收侧的差动输入接收的动作停止来消除恒定电流。
图13示出对于这样的第3实施形态中的电子仪器进行LVDS标准的高速串行传送的MPU和显示单元的接口部分的概要构成。
对与图1、图10或图11A、图11B相同的部分添加相同的符号并适当省略其说明。
该电子仪器的MPU400和显示单元410经LVDS标准的高速串行传输线连接。
MPU400与上述MPU10的不同点在于包括具有LVDS标准的高速串行传送的发送接口功能的LVDS发送电路490和数据有效信号生成电路492。
显示单元410与上述显示单元20的不同点在于包括具有LVDS标准的高速串行传送的接收接口功能的LVDS接收电路494。这里，显示单元410的LCD驱动器496与图10中的X驱动器IC420和Y驱动器IC26相当。
LVDS发送电路490至少包含差动输出驱动器460、462、PLL电路468、并/串变换电路498。
并/串变换电路498对由具有应传送的动画数据的扫描变换功能的DSP16供给的R、G、B信号与经PLL电路468倍频后的倍频时钟信号同步进行串行变换，并供给差动输出驱动器460。
数据有效信号生成电路492生成只当由DSP16生成的动画数据有效时才有效的数据有效信号，并输出给显示单元410的LVDS接收电路494。
LVDS接收电路494至少包含差动输入接收器464、466、PLL电路470和串并变换电路500。
串并变换电路500将由差动输入接收器464接收的串行数据作为与经PLL电路470倍频后的倍频时钟信号同步进行了并行变换的R、G、B信号，供给LCD驱动器496(X驱动器IC20)。此外，当由数据有效信号生成电路492生成的数据有效信号无效时，至少停止差动输入接收器464、466和PLL电路470的工作，可以消除流过这些电路的恒定电流。
此外，LVDS接收电路494与由数据有效信号生成电路492生成的数据有效信号同步，向X驱动器IC的数据RAM写入R、G、B信号。这样一来，可以不用设置用于水平·垂直同步信号H·Vsync的信号传输线，而准确无误地显示动画数据。
这样的数据有效信号生成电路492通过着眼于串行传输线的高速性能，只在必要时才在串行传送时流过必要的恒定电流，可以兼顾高速传送和低功耗。
图14示出由这样的数据有效信号生成电路492生成的数据有效信号的生成时序的一个例子。
这里，示出在显示画面的1帧周期T期间从MPU400传送1个画面的动画数据的情况。
即，当用比1帧周期T短的时间传送传送1个画面的动画数据时，数据有效信号生成电路492与垂直同步信号Vsync的上升沿同步，激活数据有效信号。接着，生成只在相当于预先知道的1个画面的动画数据那么多的数据的期间才成为有效期间的脉冲。
这样一来，虽然在t1期间伴随高速串行传送消耗恒定电流，但在(T-t1)期间可以抑制该恒定电流的消耗。
数据有效信号生成电路492生成的数据有效信号的生成时序不限于此，可以利用各种各样的时序生成。
图15示出由数据有效信号生成电路492生成的数据有效信号的生成时序的另一个例子。
这里，示出在显示画面的1帧周期T期间从MPU4001和一行一行地传送1个画面的动画数据的情况。
即，把1帧周期T的时间分割成相当于1个画面的行数那么多的时间段，当在每一个这样的时间段传送1个画面的1行动画数据时，数据有效信号生成电路492首先在1画面的1行中，与水平同步信号Hsync的上升沿同步，激活数据有效信号。接着，生成只在相当于预先知道的1个画面的1行动画数据那么多的数据的期间才成为有效期间的脉冲。对第1行之后的数据有效信号也一样，与每一行生成水平同步信号Hsync的上升沿同步，生成只在相当于预先知道的1个画面的1行动画数据那么多的数据的期间才成为有效期间的脉冲。
此外，也可以对每一行，与垂直同步信号Vsync的上升沿同步，生成只在相当于预先认识的每一行的1行动画数据那么多的数据的期间才成为有效期间的脉冲状的有效数据。
这样一来，当按每一行传送动画数据时，把原来1帧周期T分割成行传送期间T0、T1、、…TN，只在期间t0、t1、、…tN才伴随高速传送消耗恒定电流。因此，在各传送期间，可以将期间(T0-t0)、(T1-t1)、…(TN-tN)内的恒定电流的消耗抑制掉。
图16是图10所示的内置RAM X驱动器IC420的方框图。与图4所示的内置RAM X驱动器IC420的不同点在于设置LVDS接收电路494以代替输入缓冲器104。
LVDS接收电路494如图13说明的那样，用差动输入接收机对经按LVDS标准高速串行传输线输入的时钟信号CLK和串行数据SD进行差动放大，并变换成并行动画数据。此外，另外还包含动作停止控制电路，输入数据有效信号DV，只当数据有效信号DV有效时，才使时钟信号CLK和串行数据SD的差动输入接受机动作。
这样的LVDS接收电路494与第2总线120连接。
(IEEE1394标准的高速传送)图17示出对于第3实施形态中的电子仪器进行IEEE1394标准的高速串行传送的MPU和显示单元的接口部分的概要构成。
对与图1、图10、图11A、图11B或图13相同的部分添加相同的符号并适当省略其说明。
该电子仪器的MPU550和显示单元560经IEEE1394标准的高速串行传输线连接。
MPU550与上述MPU400的不同点在于包括具有IEEE1394标准的高速串行传送的发送接口功能的IEEE1394发送电路570。
显示单元560与上述显示单元410的不同点在于包括具有IEEE1394标准的高速串行传送的接收接口功能的IEEE1394接收电路572。
IEEE1394发送电路570至少包含用来进行IEEE1394标准的高速串行传送的并/串变换电路、编码电路和差动输出驱动器(未图示)。
IEEE1394发送电路570的并/串变换电路对由具有应传送的动画数据的扫描变换功能的DSP16供给的R、G、B信号进行串行变换。编码电路根据称之为DS Link(数据/选通链接)方式的编码方式，从串行R、G、B信号生成串行数据SD和选通信号STB。
在DS Link方式中，利用串行数据SD和选通信号STB的2对差动信号线进行高速串行传送。IEEE1394发送电路570与发送时钟同步生成串行数据SD和选通信号STB，并分别经差动信号线传送。
IEEE1394接收电路572至少包含差动输入接收器、译码电路和串并变换电路。
IEEE1394接收电路572中的差动输入接收器在每一对差动信号线上对串行数据SD和选通信号STB进行差动放大后再接收。译码电路根据由差动接收器接收的串行数据SD和选通信号STB生成串行动画数据，同时，抽出时钟信号。串并变换电路把已变换的串行动画数据变换成并行数据，并作为R、G、B信号供给LCD驱动器496。
图18示出在图17中的MPU550和显示单元560之间进行的DSLink方式的传送时序的一个例子。
在DS Link方式中，对串行数据SD的已串行化的信号生成图18所示的选通信号STB。即，当在串行数据SD之后是相同的数据时，使选通信号STB变化，当串行数据SD已变化时，不使选通信号STB变化。
此外，在IEEE1394接收电路572中，通过对串行数据SD和选通信号STB进行异或来得到时钟信号CLK。该时钟信号CLK和并行的R、G、B信号一起供给LCD驱动器496。此外，IEEE1394接收电路572与图13所示的LVDS接收电路494一样，只在由数据有效信号生成电路492生成的数据有效信号DV有效时才使差动输入接收器工作，由此，来降低功耗。
这样，按照IEEE1394标准在MPU和显示单元之间高速串行传送动画数据，由此，和按LVDS标准进行动画数据的传送一样，可以降低功耗，同时，可以不要PLL电路。因此，可以更加缩小电路规模，可以省去PLL电路的功耗。
(USB标准的高速传送)图19示出对于第3实施形态中的电子仪器进行USB标准的高速串行传送的MPU和显示单元的接口部分的概要构成。
这里，示出全速USB标准接口部，对与图1、图10、图11A、图11B或图13相同的部分添加相同的符号并适当省略其说明。
该电子仪器的MPU600和显示单元610经UBS标准的高速串行传输线连接。
MPU600与上述MPU400的不同点在于包括具有USB标准的高速串行传送的发送接口功能的USB发送电路620。
显示单元610与上述显示单元410的不同点在于包括具有USB标准的高速串行传送的接收接口功能的USB接收电路622。
USB发送电路620至少包含用来进行USB标准的高速串行传送的USB发送处理电路630和差动输出驱动器632。差动输出驱动器632的+侧/-侧经下拉电阻R1接地。
USB发送处理电路630对由具有应传送的动画数据的扫描变换功能的DSP16供给的R、G、B信号进行串行变换，形成规定比特长度的USB数据包。
USB接收电路622至少包含差动输入接收器634和用来对USB标准的高速串行传送进行接收的USB接收处理电路636。差动输入接收器634的一侧经上拉电阻R2使电平上拉。
USB标准的高速串行传送除差动信号之外，还使用差动信号线的+侧和-负侧的逻辑电平都为L的所谓单端0的状态，以规定比特长度的数据包为单位进行。单端0表示数据包结束。
接收处理电路的差动输入接收器为了检测出单端0的逻辑电平L，构成单端接收器。
USB接收处理电路636分解已接收的数据包数据，生成R、G、B信号的并行信号。各数据包数据例如从8比特的同步码开始，在接收处理电路中，根据该同步码生成时钟信号LCK，并与此同步生成R、G、B信号。
这样，按照USB标准在MPU和显示单元之间高速串行传送动画数据，由此，和按LVDS标准进行动画数据的传送一样，可以降低功耗，同时，可以不要PLL电路。因此，可以更加缩小电路规模，可以省去PLL电路的功耗。
再有，本发明不限于上述实施形态，在不脱离本发明要则的范围内，可以实施各种各样的变形后的形态。
此外，用来进行上述实施形态中的高速串行传送的差动输出驱动器、差动输入接收器的构成不限于COS、ECL等各种制造技术。
此外，本发明特别适用于LVDS标准、IEEE1394标准或USB标准的数据传送，但并不局限于此。例如，本发明也可以适用于基于和这些高速串行数据传送相同思想的标准或发展了这一思想的标准的数据传送或转送。
权利要求
1.一种内置RAM驱动器，是根据静画数据和动画数据驱动显示部显示的内置RAM驱动器，其特征在于包括输入上述静画数据或给定的命令的第1接口；将串行传输线传送的串行的上述动画数据作为差动信号输入的第2接口；差动放大从上述第2接口输入的上述差动信号并生成并行动画数据的接收电路；存储经上述第1接口输入的上述静画数据和由上述接收电路生成的上述动画数据的RAM；根据给定的命令，对上述RAM控制分别经第1或第2接口单独输入的上述静画数据或动画数据的写入或读出的第1控制电路；独立于上述第1控制电路，把存储在上述RAM中的静画数据或动画数据作为显示数据，控制其读出并驱动上述显示部显示的第2控制电路。
2.权利要求1记载的内置RAM驱动器，其特征在于包含停止控制电路，在接收上述差动信号的同时，接收表示该差动信号是否有效的数据有效信号，根据上述数据有效信号至少停止一部分上述接收电路的工作。
3.权利要求2记载的内置RAM驱动器，其特征在于作为使上述动画数据向上述RAM的写入同步的同步信号，使用上述数据有效信号。
4.权利要求2记载的内置RAM驱动器，其特征在于作为使上述显示部的1行动画数据向上述RAM的写入同步的同步信号，使用上述数据有效信号。
5.权利要求2记载的内置RAM驱动器，其特征在于作为使上述显示部的1个画面的动画数据向上述RAM的写入同步的同步信号，使用上述数据有效信号。
6.权利要求1记载的内置RAM驱动器，其特征在于上述串行传输线是LVDS标准的传输线。
7.权利要求2记载的内置RAM驱动器，其特征在于上述串行传输线是LVDS标准的传输线。
8.权利要求3记载的内置RAM驱动器，其特征在于上述串行传输线是LVDS标准的传输线。
9.权利要求4记载的内置RAM驱动器，其特征在于上述串行传输线是LVDS标准的传输线。
10.权利要求5记载的内置RAM驱动器，其特征在于上述串行传输线是LVDS标准的传输线。
11.权利要求1记载的内置RAM驱动器，其特征在于上述串行传输线是USB标准的传输线。
12.权利要求2记载的内置RAM驱动器，其特征在于上述串行传输线是USB标准的传输线。
13.权利要求3记载的内置RAM驱动器，其特征在于上述串行传输线是USB标准的传输线。
14.权利要求4记载的内置RAM驱动器，其特征在于上述串行传输线是USB标准的传输线。
15.权利要求5记载的内置RAM驱动器，其特征在于上述串行传输线是USB标准的传输线。
16.权利要求1记载的内置RAM驱动器，其特征在于上述串行传输线是IEEE1394标准的传输线。
17.权利要求2记载的内置RAM驱动器，其特征在于上述串行传输线是IEEE1394标准的传输线。
18.权利要求3记载的内置RAM驱动器，其特征在于上述串行传输线是IEEE1394标准的传输线。
19.权利要求4记载的内置RAM驱动器，其特征在于上述串行传输线是IEEE1394标准的传输线。
20.权利要求5记载的内置RAM驱动器，其特征在于上述串行传输线是IEEE1394标准的传输线。
21.一种显示单元，其特征在于包括具有由多个第1电极和多个第2电极驱动的电光学元件的面板、驱动上述多个第1电极的权利要求1记载的内置RAM驱动器和扫描驱动上述多个第2电极的扫描驱动器。
22.一种显示单元，其特征在于包括具有由多个第1电极和多个第2电极驱动的电光学元件的面板、驱动上述多个第1电极的权利要求2记载的内置RAM驱动器和扫描驱动上述多个第2电极的扫描驱动器。
23.一种显示单元，其特征在于包括具有由多个第1电极和多个第2电极驱动的电光学元件的面板、驱动上述多个第1电极的权利要求3记载的内置RAM驱动器和扫描驱动上述多个第2电极的扫描驱动器。
24.一种显示单元，其特征在于包括具有由多个第1电极和多个第2电极驱动的电光学元件的面板、驱动上述多个第1电极的权利要求4记载的内置RAM驱动器和扫描驱动上述多个第2电极的扫描驱动器。
25.一种显示单元，其特征在于包括具有由多个第1电极和多个第2电极驱动的电光学元件的面板、驱动上述多个第1电极的权利要求5记载的内置RAM驱动器和扫描驱动上述多个第2电极的扫描驱动器。
26.一种电子仪器，其特征在于具有权利要求21至25记载的显示单元和向上述显示单元供给上述命令、上述静画数据和上述动画数据的MPU。
全文摘要
本发明的目的在于提供一种内置RAM驱动器,可以以低的功耗在向RAM写入动画数据的同时写入静画数据。内置RAM驱动器IC(420)使用和静画数据不同的系统,经LVDS标准高速串行传输线,从MPU(400)接收动画数据。LVDS接收电路根据从MPU(400)来的在高速串行传输线上的传送数据有效时才有效的数据有效信号DV,使差动输入接收器工作,从而抑制恒定电流的耗电。使用分开的系统接收的静画数据和动画数据分别经第1和第2总线(110)、(112)写入RAM(160)。存储在RAM中的静画数据和动画数据由显示地址控制电路(156)控制其作为显示数据读出。
文档编号G06F3/147GK1345438SQ00805764
公开日2002年4月17日 申请日期2000年11月29日 优先权日1999年11月29日
发明者田村刚 申请人:精工爱普生株式会社