专利名称：一种断电后不会丢失数据的数据处理装置的制作方法
技术领域：
本实用新型涉及一种数据处理装置，尤其是在电源断电后被处理的数据不会丢失的高速数据处理装置。
目前可擦可写的数据寄存器或存储器主要有DFF(flipflop触发器)、SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)、EEPROM(电可擦写可编程只读存储器)、闪存Flash Memory，其中DFF、SRAM、DRAM读写速度较快，通常在微秒至纳秒级，并且基本没有擦写次数的限制，但断电后数据容易丢失即数据被破坏，所以称为易失存储器；而EEPROM、闪存的写入速度较慢，通常在毫秒级，并且有擦写次数的限制，通常在100万次左右，但断电后数据不丢失即数据保持不变，所以称为非易失存储器；另外还有一种方案即自带电池维持供电的SRAM，但因为电池容量有限，充放电次数受限，电池以化学反应方式存储和释放电能可能会渗液或遇热爆炸，不利于安全和环保，体积过大等原因，所以实际应用不多。数据处理装置主要用于将来自外部接口的数据加工处理后再输出到相同或不同的外部接口，例如数据加密装置，输入一组数据，然后读到数据寄存器中分析、处理、加密，最后再输出。在数据处理过程中，数据处理器需要频繁地与数据寄存器交换数据，因此已有的数据处理装置为了提高处理速度，通常采用比非易失存储器写入速度快近千倍的易失存储器作为数据寄存器或存储器，所以在实际运行过程中一旦遇到断电的情况就可能会丢失所处理的数据。另外，对数据处理装置使用双电源供电或增加备用电源供电的方式也可以防止电源断电后被处理的数据丢失，但实施起来不方便，并且成本较高。
本实用新型的目的是，提供一种既能执行高速数据处理又能在断电后不丢失数据的数据处理装置。
本实用新型的技术构思是，结合易失存储器和非易失存储器的特点，在通电运行过程中，由支持数据处理器高速频繁存取的易失存储器保存被处理的数据，在断电过程中，由断电后数据不会丢失的非易失存储器保存被处理的数据。
本实用新型的技术方案是在由数据寄存器(5)、数据处理器(6)、外部接口(7)组成的普通数据处理装置(8)的基础上，增加储能装置(1)、电源状态监视电路(2)、非易失存储器(3)、转储控制器(4)。外部电源(A)经储能装置提供内部电源(B)，在外部电源通电过程中，储能装置同步提供内部电源；在外部电源断电后，储能装置延续提供短时间的内部电源，用于转储控制器备份数据寄存器中的数据。电源状态监视电路检测外部电源的状态，在外部电源通电时向转储控制器发出上电信号(即通电信号)；在外部电源断电时向转储控制器发出下电信号(即断电信号)。非易失存储器用于在断电期间保存数据寄存器中的数据，转储控制器根据电源状态监视电路输出的上下电信号决定是恢复还是备份数据，接收到上电信号时从非易失存储器中恢复数据到数据寄存器中；接收到下电信号时将数据寄存器中的数据备份到非易失存储器中。
上述内部电源在外部电源断电后能够延续一段时间，可以为断电后转储控制器进行数据备份操作提供电源，所以非易失存储器、转储控制器、数据寄存器由内部电源供电，电源状态监视电路通常由内部电源供电，其它功耗较低的部件也可以由内部电源供电。在器件选择上，由内部电源供电的部分应优先选择低功耗的器件，比如CMOS器件。
上述数据寄存器是指用于存放被处理数据的易失性数据存储器，包括外部RAM、数据处理器中的内部寄存器、内部RAM，也可以包括数据处理器中的累加器等特殊寄存器。
上述电源状态监视电路通过对外部电源电压的比较产生上电和下电信号，通常由电压比较器、基准电压、外部电源电压的分压电阻组成，将外部电源电压的分压与基准电压在电源电压的容许浮动范围内进行比较，在电源电压下落到一定程度时输出下电信号，在电源电压上升到一定程度时输出上电信号。
上述储能装置具有输入和输出端口，输入的电能在同步输出的同时对储能器件进行充电，在输入的电源变为无效后，利用储能器件存储的电能延续输出一段时间，以保证必要的断电处理。在本实用新型中，储能装置的输入为外部电源，输出为内部电源。
上述储能装置在具体实现上可以由一个只能单方向通过电流的器件和一个电能存储器件组成，单向通流器件具有一个阳极端口和一个阴极端口，电流只能在阳极端口的电压高过阴极端口的电压时从阳极流向阴极。在本实用新型中，单向通流器件的阳极端口接外部电源，阴极端口接内部电源，电能存储器件并联在内部电源上。在外部电源通电后，电流从外部电源流向内部电源，所以内部电源与外部电源同步通电；在外部电源断电后，因为负载较重并且没有足够的电能存储所以外部电源电压迅速下降，而内部电源负载较轻并且并联了足够的电能存储器件，在单向通流器件的隔离下电流又不会从内部电源流向外部电源，所以内部电源电压不会与外部电源电压同步下降，而是以一种更加缓慢的速度下降，正是由于这样的缓慢下降为允许电源电压有一定浮动范围的器件延续了供电时间。
上述数据寄存器可以单口存储器，也可以是双口存储器。对于双端口的数据寄存器，则一个端口接数据处理器的端口，另一个端口接转储控制器或非易失存储器的端口；对于单端口的数据寄存器，则数据处理器的端口和转储控制器或非易失存储器的端口经一组2-1数据选择器与数据寄存器的端口相连，在接收到上下电信号时数据选择器使数据寄存器的端口与转储控制器或非易失存储器的端口相连，否则与数据处理器的端口相连。
上述转储控制器用以在上下电信号控制下实现数据的双向复制，可以有两种具体实现方法采用硬件逻辑电路方式、采用微控制器方式。
上述采用硬件逻辑电路方式的转储控制器中，非易失存储器的数据端直接或经一组数据选择器与数据寄存器的数据端相连。转储控制器在接收到下电信号时，向非易失存储器的数据写控制端和数据寄存器的数据读控制端同时发出有效控制信号，数据从数据寄存器中读出送到数据端口，非易失存储器在写控制端的有效信号下将数据端口的数据写入保存，实现数据备份操作；在接收到上电信号时，向非易失存储器的数据读控制端和数据寄存器的数据写控制端同时发出有效控制信号，数据从非易失存储器中读出送到数据端口，数据寄存器在写控制端的有效信号下将数据端口的数据写入保存，实现数据恢复操作。如果存储器的数据端是输入端与输出端分开的，则可以将非易失存储器的数据端直接或经数据选择器与数据寄存器的数据端进行输入输出交叉连接，同样可以实现将一种存储器的读出数据作为另一种存储器的写入数据。
上述采用微控制器方式的转储控制器中，微控制器可以是独立的处理器或单片机，也可以直接集成到由内部电源供电的低功耗数据处理器中，上下电信号从处理器或单片机的控制信号端口或中断端口输入，从控制信号端口输入则使用查询程序，从中断端口输入则使用中断处理程序，通常中断处理程序效率较高。在查询程序或中断处理程序的控制下，微控制器接收到下电信号时从数据寄存器中读取数据备份到非易失存储器中，接收到上电信号时从非易失存储器中读取数据恢复到数据寄存器中。
上述非易失存储器为闪存Flash Memory、EEPROM或其它功耗较低并且能够在断电后保持数据不变的器件，容量应不小于数据寄存器。在具体对应关系上，可以一个非易失存储单元对应一个数据寄存单元，也可以是一个非易失存储器件对应一个数据寄存器件。
上述数据处理装置的各组成部分除储能装置的部分之外，均可以采用微电子器件，因此可以进行集成而整合成一个数据处理芯片。储能装置中的电能存储器件容量较大，在技术上比较难以集成或集成的成本较高，可以连接在芯片之外。集成后的数据处理芯片将保留三组对外连接关系与原外部接口一致的新外部接口、外部电源输入的正端和公共的电源负端(或称地端)，内部电源正端，其中内部电源正端用于在储能装置的电能存储器件不能被集成时从芯片外部并联电能存储器件。
应用本实用新型的技术方案后，数据处理装置既避免了直接使用非易失存储器作为数据寄存器带来的速度、性能影响，又能够保证在断电后被处理的数据不会丢失。
以下结合附图对本实用新型作进一步的说明。
图1为本实用新型的组成结构示意图。
图2为本实用新型的实例主要原理图。
图3为本实用新型的实例的波形图，说明图2中某些点的参考波形。
图4为应用本实用新型技术方案的数据处理芯片的示意图。
见图1，本实用新型所描述的数据处理装置包括储能装置(1)、电源状态监视电路(2)、非易失存储器(3)、转储控制器(4)、数据寄存器(5)、数据处理器(6)、外部接口(7)，其中数据寄存器、数据处理器、外部接口等同于普通的数据处理装置(8)。外部电源(A)提供给储能装置、数据处理器、外部接口，从储能装置输出的内部电源(B)提供给电源状态监视电路、非易失存储器、转储控制器、数据寄存器。电源状态监视电路监视外部电源的状态，将上电和下电状态信号传送给转储控制器。数据寄存器与数据处理器相连，同时经转储控制器与非易失存储器相连。图中用单向箭头实线标注了电源流向，用单向箭头点划线标注了上下电控制信号流向，用双向箭头线标注了数据流向。实际应用本实用新型时，可以根据实际情况作如下个别或多处修改外部电源可以供给电源状态监视电路；内部电源可以供给低功耗的数据处理器和外部接口；非易失存储器与数据寄存器之间可以直接建立由转储控制器进行控制的双向数据流；外部接口与数据寄存器之间可以直接建立双向数据流；转储控制器可以与低功耗的数据处理器合二为一。
见图2和图3，这里对储能装置(1)、电源状态监视电路(2)、转储控制器(4)等作详细描述，而对非易失存储器(3)、数据寄存器(5)、数据处理器(6)、外部接口(7)等作简化描述，数据寄存器为双端口，左端口接数据处理器，右端口接转储控制器或在其控制下直接与非易失存储器相连，图中数据寄存器和非易失存储器仅以一个单元为例。图中，点A为外部电源，点B为内部电源，点C为基准电压，点D为下电信号，点E为上电信号，点F为下电备份的脉冲控制信号，点G为上电恢复的脉冲控制信号，这里的“点”与“线”的意义等同。图中，由单向通流二极管D1、大容量储能电容C1构成储能装置，图中标注为虚线框1；由电压比较器U1(包括U1-A、U1-B)、电阻R5、R6、基准电压D2、电阻R4、外部电源电压的分压电阻R1、R2、R3构成电源状态监视电路，图中标注为虚线框2；由非门G1(包括G1-A、G1-B)、电容C2、C3、电阻R7、R8、二极管D3、D4、以及数据寄存器和非易失存储器之间的布线构成硬件逻辑电路方式的转储控制器，图中标注为虚线框4。图中元器件的型号或参数如下二极管D1、D2、D3、D4均为1N4148，电容C1为4700uF，电容C2、C3均为100pF，电阻R1、R7、R8均为21KΩ，电阻R2为5KΩ，电阻R3、R4、R5、R6均为4KΩ，集成电路U1为CMOS电压比较器TLC372，集成电路G1为普通的CMOS反相器74HC04或CMOS施密特输入反相器74HC14，双端口寄存器可以是类似双端口RAM器件IDT7132的一个单元，也可以由普通单口RAM加上数据选择器等逻辑控制电路构成，非易失存储器可以是类似闪存AT29C010的一个单元，数据处理器、外部接口与普通的数据处理装置类同，数据处理器可以是TMS320C系列DSP器件，外部接口可以是PCI905X系列接口器件，额定外部电源电压为5V。图中，外部电源(A)经二极管D1单向传输并由电容C1储能而转换成内部电源(B)，通常元器件能够允许电源电压上下浮动5％到10％，假定内部电源的负载为50mA恒流负载，则按上述参数，在允许的电源电压范围内的有效延续供电时间大概为t＝Q/I＝C*ΔU/I＝4700uF*(5V*10％)/50mA＝0.047S＝47毫秒，而外部电源电压在断电后通常会在几毫秒内下降到2V以下。按上述参数，基准电压(C)由二极管D1稳定在0.6V左右，比较器U1-A在外部电源电压下降到2.0V时输出高电平有效的下电信号(D)，比较器U1-B在外部电源电压上升到4.5V时输出高电平有效的上电信号(E)。下电信号经电容C2、电阻R7等产生下电脉冲信号，再由反相器G1-A整形缓冲后输出作为下电备份控制信号(F)，上电信号经电容C3、电阻R8等产生上电脉冲信号，再由反相器G1-B整形缓冲后作为上电恢复控制信号(G)。在下电备份控制信号变为低电平有效时，数据寄存器的读控制端和非易失存储器的写控制端均为有效，数据被备份到非易失存储器中；在上电恢复控制信号变为低电平有效时，非易失存储器的读控制端和数据寄存器的写控制端均为有效，数据被恢复到数据寄存器中。按上述参数，外部电源电压上升到4.5V时，转储控制器恢复数据寄存器中的数据；外部电源电压下降到2.0V时，转储控制器在内部电源延续供电的47毫秒内，备份数据寄存器中的数据。为进一步降低成本，可以由数据处理器以中断服务程序实现转储控制器的作用，一般情况下仅需十几元钱就可以将普通的数据处理装置改造成断电后不会丢失数据的数据处理装置。上述电路仅是个例，在参考了本实用新型的总体技术方案后，可以有较多的具体实现方法。
见图4，这是集成后的数据处理芯片(9)的示意图，对外连接包括原外部接口、外部电源正端输入(A)和公共电源负端或地端(H)、以及内部电源正端。储能装置(1)未能被完成集成到芯片中，所以要从芯片外部在内部电源正端和电源负端之间并联一个较大容量的储能电容(11)。
权利要求1.一种数据处理装置，包括数据寄存器，用于暂存被处理的数据，是数据处理装置的必备基本部件；数据处理器，用于执行数据加工、处理，是数据处理装置的必备基本部件；外部接口，用于与外部交换原始数据和结果，是数据处理装置的必备基本部件；非易失存储器，用于在外部电源断电期间保持备份的数据；转储控制器，用于在上电和/或下电信号控制下备份和/或恢复数据寄存器的数据；电源状态监视电路，输入端接外部电源，输出端接转储控制器，用于检测外部电源的通电状态，输出上电(通电)和/或下电(断电)信号；储能装置，输入端接外部电源，输出端接内部电源，用于将外部电源转换为内部电源，在外部电源通电后同步提供内部电源，在外部电源断电后再延续提供短时间的内部电源，数据寄存器、非易失存储器、转储控制器、电源状态监视电路由内部电源供电。
2.根据权利要求1所述的数据处理装置，其特征是电源状态监视电路由电压比较器、基准电压和外部电源的分压电阻组成，电压比较器分别与基准电压和分压电阻相连。
3.根据权利要求1所述的数据处理装置，其特征是储能装置由只能在单方向通过电流的器件和电能存储器件组成，单向通流器件的输入端作为储能装置的输入端接外部电源，输出端作为储能装置的输出端接内部电源，电能存储器件并联在内部电源上。
4.根据权利要求3所述的数据处理装置，其特征是储能装置中的只能单方向通过电流的器件是二级管，电能存储器件是电容，外部电源负端与内部电源负端相连作为公共的电源负端/地端，二极管串联在外部电源正端与内部电源正端之间，电容并联在内部电源正负端上，二极管阴极与内部电源正端和电容正极相连。
5.根据权利要求1所述的数据处理装置，其特征是非易失存储器的类型为EEPROM或闪存Flash Memory，特性是在断电期间可以保持其中的数据不变。
6.根据权利要求1所述的数据处理装置，其特征是转储控制器被集成到由内部电源供电的数据处理器中，电源状态监视电路的输出端与数据处理器的中断输入端相连。
7.根据权利要求1、2、3、4、5或6所述的数据处理装置，其特征是除储能装置的电能存储器件外的其它部件被集成在一起，经过集成的数据处理芯片保留了对外部的组连接关系外部接口、外部电源正端和公共的电源负端/地端、内部电源正端。
专利摘要本实用新型是一种在断电后不会丢失数据的数据处理装置，由储能装置(1)、电源状态监视电路(2)、非易失存储器(3)、转储控制器(4)、数据寄存器(5)、数据处理器(6)、外部接口(7)组成。外部电源(A)经储能装置提供内部电源(B)，在外部电源断电后，储能装置延续提供短时间的内部电源，电源状态监视电路向转储控制器发出下电信号，转储控制器将数据寄存器中的数据备份到非易失存储装置中；在外部电源恢复供电后，电源状态监视电路向转储控制器发出上电信号，转储控制器将非易失存储器中的数据恢复到数据寄存器中。通过下电自动备份和上电自动恢复保证被处理的数据在断电后不会丢失。
文档编号G06F1/30GK2560039SQ0226292
公开日2003年7月9日 申请日期2002年7月5日 优先权日2002年7月5日
发明者尹启凤 申请人:尹启凤