专利名称：使用多个存储器模块排列的多体存储器子系统的制作方法
技术领域：
本发明涉及存储器子系统，尤其涉及存储器总线上的存储器模块布局。
背景技术：
用于扩展计算机系统和其它数据处理系统中的存储器的存储器模块和它们相应的接线插槽是众所周知的。一般而言，直插的存储器模块包括印制电路板，其表面上安装有多个存储器芯片例如动态随机存取存储器(DRAM)。沿着印制电路板一边的连接部分适合于插入到接插件的配接(也就是容纳)空间。连接部分上的多个接触垫(也称作管脚)与接插件的容纳空间内的多个相应接触点配接，以提供存储器模块和计算机或数据处理系统的其余部分之间的电信号的传输。
两种常用的存储器模块是单列直插存储器模块(SIMM)和双列直插存储器模块(DIMM)。在SIMM上，连接部分通常包括在印制电路板的边的正面或在印制电路板的正面和背面上的多个接触垫。在包括SIMM正面和背面上的接触垫的配置中，两个面上相对的接触垫典型地短路在一起，因此承载相同的电信号。在DIMM上，接触点位于印制电路板正面和背面上的连接部分。在DIMM的印制电路板的两面上，至少一些相对的接触垫被配置以承载不同的电信号，从而增加信号密度而不需要更小的接触垫或更大的印制电路板。
在许多系统中，存储器模块接插件安装在主板或者系统板上，使得存储器模块一排接一排地或者以菊花链的方式连接到存储器总线。对于包含少量存储器模块或者窄的数据总线的系统，菊花链配置不会出现任何问题。但是，如下面结合图1更详细描述的，在具有宽的数据总线和具有许多存储器模块的系统中，菊花链配置可能会出现问题。
转向图1，显示使用宽的数据总线的存储器子系统配置的一种实施方案的图。处理器10通过系统总线15连接到存储器控制器20。存储器控制器20通过存储器总线25连接到存储器模块25-28A和25-28B。
在示例的实施方案中，存储器总线25包括包含576条数据线的数据总线。该576条数据线再划分成数据通路，每个数据通路包含144条数据线。存储器模块25-28A和25-28B被排列以形成两个存储体分别为A和B。每个存储体与存储器中特定范围的地址相关联。每个存储器模块与特定的数据通路相关联。例如，在存储体A中存储器模块25A连接到数据通路1，数据线0-143。存储器模块26A连接到数据通路2，数据线144-287。存储器模块27A连接到数据通路3，数据线288-431。存储器模块28A连接到数据通路4，数据线432-575。这样，当存储体A被启用时，25-28A可以被访问以存储包含所有576个数据位的数据字。
类似地，在存储体B中存储器模块25B连接到数据通路1，数据线0-143。存储器模块26B连接到数据通路2，数据线144-287。存储器模块27B连接到数据通路3，数据线288-431。存储器模块28B连接到数据通路4，数据线432-575。这样，当存储体B被启用时，存储器模块25-28B可以被访问以存储包含所有576个数据位的数据字。典型地，一次只有一个存储体被启用。
如图1中所示，存储器模块25-28A比存储器模块25-28B更接近存储器控制器20。如果增加另外的存储体，它将离存储器控制器20更远。这种拓扑的一个问题是数据通路上的信号恶化。在这种拓扑中，给定的数据通路路由到每个存储体的相应存储器模块。这样，当连接到相同数据通道的存储器模块之间的距离的增加时，各个信号可能被反射和失真。另外，对每个存储体的信号定时可能难于控制，因为从存储器控制器到一个存储体的数据通路的长度可能与到不同存储体的相同数据通路的长度显著不同。虽然在图1中显示两个存储体，应当注意其它实施方案可以具有更多的存储体。在这种实施方案中，可能经历另外的信号恶化。
发明内容
使用多个存储器模块的多体存储器子系统的各种实施方案被公开。在一种实施方案中，数据处理系统可以包括连接到存储器子系统的处理器。存储器子系统包括连接到存储器总线的存储器控制器。存储器总线包括多个数据通路，每个数据通路与分开的一组数据线相对应。存储器总线连接到第一个多个存储器模块，其提供与第一存储体相对应的存储。第一存储体被配置以存储与第一范围的地址相对应的数据。存储器总线也连接到第二个多个存储器模块，其提供与第二存储体相对应的存储。第二存储体被配置以存储与第二范围的地址相对应的数据。第一和第二存储体中每个的分开的存储器模块连接到存储器总线的每个数据通路。连接到相同数据通路的存储器模块彼此相邻，而不干涉任何连接到其它数据通路的存储器模块。
图1是使用宽的数据总线的存储器子系统配置的一种实施方案的图。
图2是包括存储器子系统的数据处理系统的一种实施方案的图。
图3是系统板上的存储器模块物理布局的一种实施方案的透视图。
图4是包括存储器子系统的数据处理系统的另一种实施方案的图。
虽然本发明容许各种修改和可选形式，其具体实施方案通过附图中的实例来显示，并且将在这里详细描述。但是，应该理解的是，附图及其详述并不打算将本发明局限于所公开的具体形式，相反地，本发明打算覆盖落在由附加的权利要求书定义的本发明的本质和范围中的所有修改，等价物和可选方案。
具体实施例方式
现在转向图2，显示包括存储器子系统的数据处理系统的一种实施方案的图。数据处理系统包括通过系统总线110连接到存储器子系统130的处理器100。处理器100可以执行使数据存储于存储器子系统130或者从存储器子系统130获取数据的软件指令。存储器子系统130包括通过存储器总线125连接到存储器模块25-28A和25-28B的存储器控制器120。示例的数据处理系统只是数据处理系统的一个实例。期望地，数据处理系统可以是例如个人计算机，工作站或者网络路由器。
类似于图1的实施方案，图2的存储器总线125包括包含576条数据线的数据总线。该576个数据线再划分成四个数据通路，每个数据通路包括144条数据线。这种特定的数据总线拓扑有时称作宽的数据总线。应当注意，在其它实施方案中，可以使用更多或更少的数据线，并且数据通路可以包括不同数目的数据线。
存储器模块25-28A和25-28B被排列以形成两个数据体分别为A和B。存储器模块25-28A与存储体A相对应，存储器模块25-28B与存储体B相对应。每个存储体与存储器中特定范围的地址相关联。每个存储器模块与数据通路相关联。例如，在存储体A中存储器模块25A连接到数据通路1，数据线0-143。存储器模块26A连接到数据通路2，数据线144-287。存储器模块27A连接到数据通路3，数据线288-431。存储器模块28A连接到数据通路4，数据线432-575。这样，当存储体A被启用时，25-28A可以被访问以存储包含所有576个数据位的数据字。
存储器模块的逻辑排列与图1的现有技术类似。但是在图2中，存储器模块在存储器总线125上的物理位置和布局是不同的。在图2中，每个存储体的存储器模块交叉，使得连接到存储器总线125上特定数据通路的存储器模块与连接到存储器总线125上相同数据通路的其它存储器模块相邻。此外，连接到不同数据通路的存储器模块不能位于连接到相同数据通路的存储器模块之间。这在图3中更清楚地显示。应当注意，其它实施方案可以包含更多或更少的存储器模块，并且存储体可以使用不同数目的存储器模块来配置。
参考图3，显示系统板上存储器模块的物理布局的一种实施方案的透视图。为了简单和清楚，与图2中所示相对应的图组成部分标以相同的数字。系统板150包括处理器100，存储器控制器120以及连接到存储器模块25-28A和25-28B的存储器总线125。存储器模块插入到安装于系统板的接插件和插槽中。
如上面结合图2所描述的，连接到相同数据通路的存储器模块彼此相邻，而不会干涉连接到其它数据通路的存储器模块。
例如，存储体A的存储器模块25A和存储体B的存储器模块25B都连接到数据通路1并且彼此相邻。存储体A的存储器模块26A和存储体B的存储器模块26B都连接到数据通路2并且彼此相邻。存储体A的存储器模块27A和存储体B的存储器模块27B都连接到数据通路3并且彼此相邻。存储体A的存储器模块28A和存储体B的存储器模块28B都连接到数据通路4并且彼此相邻。
参考图4，显示包括存储器子系统的数据处理系统的另一种实施方案的图。为了简单和清楚，与图2和图3中所示相对应的图组成部分标以相同的数字。
类似于图2的实施方案，图4中示例的数据处理系统也包括通过系统总线110连接到存储器子系统130的处理器100。存储器子系统130包括通过存储器总线125连接到多个存储器模块的存储器控制器120。但是在图4中，有另外的存储器模块，其创建两个另外的存储体C和D。这样，在图4中，存储器模块125-128A被排列以形成存储体A，存储器模块125-128B被排列以形成存储体B，存储器模块125-128C被排列以形成存储体C，存储器模块125-128D被排列以形成存储体D。
图4中的存储器模块的逻辑和物理排列类似于图2中所示的排列。图4中每个存储体的存储器模块交叉，使得连接到存储器总线125上特定数据通路的存储器模块与连接到相同数据通路的存储器模块相邻。此外，连接到不同数据通路的存储器模块不能位于连接到相同数据通路的存储器模块之间。
图2～图4的系统中所描述的存储器模块的排列可以允许改进的信号质量，由于较小的信号反射。另外，信号定时可能改进，因为连接到相同数据通路的存储器模块可以使用相同的信号定时。
一旦上面的公开内容完全理解，大量改变和修改对本领域技术人员将是显而易见的。希望下面的权利要求书被解释为包括所有这些改变和修改。
权利要求
1.一种存储器子系统，包括存储器控制器部件；连接到所述存储器控制器部件的存储器总线，其中所述存储器总线包括多个数据通路，每个数据通路对应于与所述存储器相关联的分开的一组数据线；连接到所述存储器总线的第一存储器模块和第二存储器模块，提供与第一存储体相对应的存储，其中所述第一存储体被配置以存储与第一范围的地址相对应的数据；连接到所述存储器总线的第三存储器模块和第四存储器模块，提供与第二存储体相对应的存储，其中所述第二存储体被配置以存储与第二范围的地址相对应的数据；其中所述第一存储器模块和所述第三存储器模块连接到所述存储器总线的第一数据通路，并且所述第二存储器模块和所述第四存储器模块连接到所述存储器总线的第二数据通路；其中所述第一和所述第三存储器模块彼此相邻，并且所述第二和所述第四存储器模块彼此相邻，而不会干涉连接到其它数据通路的存储器模块。
2.如权利要求1中所述的存储器子系统，其中所述多个数据通路中的每个包括144条数据线。
3.如权利要求1中所述的存储器子系统，其中所述存储器模块的每个是双列直插存储器模块(DIMM)。
4.如权利要求1中所述的存储器子系统，其中所述存储器模块的每个通过接插件连接到所述存储器总线。
5.一种存储器子系统，包括存储器控制器部件；连接到所述存储器控制器部件的存储器总线，其中所述存储器总线包括多个数据通路，每个数据通路由分开的一组数据线形成；连接到所述存储器总线的第一个多个存储器模块，提供与第一存储体相对应的存储，其中所述第一存储体被配置以存储与第一范围的地址相对应的数据；连接到所述存储器总线的第二个多个存储器模块，提供与第二存储体相对应的存储，其中所述第二存储体被配置以存储与第二范围的地址相对应的数据；其中所述第一和所述第二存储体中每个的分开的存储器模块连接到所述存储器总线的每个数据通路；其中连接到所述存储器总线的相同数据通路的存储器模块彼此相邻，而不会干涉连接到其它数据通路的存储器模块。
6.如权利要求5中所述的存储器子系统，其中所述多个数据通路中的每个包括144条数据线。
7.如权利要求5中所述的存储器子系统，其中所述存储器模块的每个是双列直插存储器模块(DIMM)。
8.如权利要求5中所述的存储器子系统，其中所述存储器模块的每个通过接插件连接到所述存储器总线。
9.一种数据处理系统，包括处理器；连接到所述处理器的存储器控制器部件；连接到所述存储器控制器部件的存储器总线，其中所述存储器总线包括多个数据通路，每个数据通路对应于与所述存储器相关联的分开的一组数据线；连接到所述存储器总线的第一存储器模块和第二存储器模块，提供与第一存储体相对应的存储，其中所述第一存储体被配置以存储与第一范围的地址相对应的数据；连接到所述存储器总线的第三存储器模块和第四存储器模块，提供与第二存储体相对应的存储，其中所述第二存储体被配置以存储与第二范围的地址相对应的数据；其中所述第一存储器模块和所述第三存储器模块连接到所述存储器总线的第一数据通路，并且所述第二存储器模块和所述第四存储器模块连接到所述存储器总线的第二数据通路；其中所述第一和所述第三存储器模块彼此相邻，并且所述第二和所述第四存储器模块彼此相邻，而不会干涉连接到其它数据通路的存储器模块。
10.如权利要求9中所述的数据处理系统，其中所述多个数据通路中的每个包括144条数据线。
11.如权利要求9中所述的数据处理系统，其中所述数据模块的每个是双列直插存储器模块(DIMM)。
12.如权利要求9中所述的数据处理系统，其中所述存储器模块的每个通过接插件连接到所述存储器总线。
全文摘要
一种使用多个存储器模块的多体存储器子系统。存储器子系统包括连接到存储器总线的存储器控制器。存储器总线包括多个数据通路，每个数据通路与分开的一组数据线相对应。存储器总线连接到与第一存储体相对应的第一个多个存储器模块。第一存储体与第一范围的地址相对应。存储器总线也连接到与第二存储体相对应的第二个多个存储器模块。第二存储体与第二范围的地址相对应。第一和第二存储体中每个的分开的存储器模块连接到存储器总线的每个数据通路。连接到相同数据通路的存储器模块彼此相邻，而不会干涉任何连接到其它数据通路的存储器模块。
文档编号G06F13/40GK1514972SQ02805140
公开日2004年7月21日 申请日期2002年3月29日 优先权日2001年3月30日
发明者兰姆·S·董, 兰姆 S 董 申请人:太阳微系统公司