专利名称：超宽频带锁频方法及其相关装置的制作方法
技术领域：
本发明有关一种超宽频带锁频方法及其相关装置，特别有关于一种适用于USB外围装置中的多频带锁频方法及其相关装置；申请人正申请中的台湾第92113930号专利申请案的内容在此一并列入参考。
(2)背景技术个人计算机中的通用序列总线(universal serial bus，简称USB)端口可供连接许多种USB装置，例如USB键盘、USB鼠标、USB卡片阅读机、USB随身碟、外接式USB硬盘、USB打印机、以及USB扫描仪等等，提供使用者极为方便的外围连接接口，从早期USB1.1支持12Mbps的数据传输，演进到目前USB2.0支持480Mbps的数据传输。
从USB传输规格来分类，USB1.1可支持低速(low speed)外围装置，数据传输规格为速率1.5M(1M＝106)bps(bit per second)、误差容忍度为1.5％，以及全速(full speed)外围装置，数据传输速率为12Mbps、误差容忍度为0.25％；USB2.0可支持高速(high speed)外围装置，数据传输速率则可高达480Mbps。低速外围装置如USB键盘、USB鼠标以及USB摇杆等等，全速外围装置如USB随身碟、USB打印机、以及USB扫描仪等等。一般市面上的USB2.0可向下兼容USB1.1的规格，亦即可支持低速、全速、高速的外围装置。
图1显示习知USB低速控制器的方块图，USB低速控制器100需要外挂一个精确的石英振荡器(crystal oscillator)120、或者是陶瓷振荡器(ceramicresonator)，以及外挂大电容C1及C2，并搭配控制器100内的振荡辅助电路101以协同振荡产生CLK时脉信号供低速USB控制器100内部的时脉撷取电路102的运作，举例而言，CLK时脉信号为6M赫兹(Hz)的四倍取样频率，或者，亦可由石英振荡器振荡出1.5MHz频率，再由锁相回路(phase lock loop，简称PLL)来倍频出该取样频率；传收电路(Tranceiver)104用以耦接主机端(host)的USB端口，传收电路104用以传收差动(differential)信号D+/D-，或称一数据流，当接收由主机端传来的差动信号D+/D-而经由UTMI(USB Transceiver MacrocellInterface)接口吐出RXD+、RXD-差动数据信号以及NRZI编码的RXD数据信号给串行接口引擎(serial interface engine，简称SIE)106，同时也将NRZI编码的RXD数据信号送给时脉撷取电路102，时脉撷取电路102利用CLK时脉信号来对RXD数据信号进行超取样(oversampling)而撷取出隐含于差动信号的1.5MHz频率SIECLK时脉信号供串行接口引擎106使用，根据SIECLK时脉信号将RXD数据信号正确还原成数字数据信号；反之，传收电路104接收串行接口引擎106传来的TXD+、TXD-差动数据信号予以驱动给主机端，串行接口引擎106负责控制传收电路104的运作；外挂石英振荡器或陶瓷振荡器对于生产USB鼠标的厂商而言是可观的负担。
图2显示典型的震荡电路，利用反相缓冲器200反馈电阻R，并于反相缓冲器200的输入端，利用电流控制(current control)、电压控制(voltage control)、或者电容控制(capacitance control)协同运作产生震荡信号S，此例中以串接复数个电容C、2C、4C、8C、16C，并利用开关的导通与否形成不同电路组合以产生适合频率的震荡信号S，具有一震荡频率f，其需要修剪电路(trimming circuit)220将频率f微调至正确的频率，例如6M赫兹，此例中修剪电路220为可调式电容。熟悉半导体制程领域的人士，可了解若将此电路实施于集成电路(IC)中，电阻及电容等相关组件会受到掺杂(doping)浓度、制程偏移及温度等环境变化，使得震荡频率f的变化高达50％，此等频率大偏移典型地需要利用激光修剪(lasertrim)、外部熔丝(fuse)、一次可编程(OTP)(one time programmable)等既耗成本又耗时的方式，将其调回至可被追踪锁定的频率范围内，例如±5％或±10％，方有机会使用锁相回路(PLL)将其锁回正确频率。
USB装置的速度是利用终端(termination)状态予以判别，以USB低速装置以及USB全速装置为例，如图3所示，依照USB的规格，将主机端USB控制器(或称下传(down stream)USB控制器)310的D+、D-脚位经由拉低电阻Rpd拉低至地(pulldown)，并将装置端USB控制器(或称上传(up stream)USB控制器)320的D-脚位经由拉升电阻Rpu拉高至V33(V33为3.3V)，其中电阻Rpd为15K欧姆±5％，而电阻Rpu为1.5K欧姆±5％，主机端便可测知装置端属于USB低速传输的装置。若将主机端USB控制器的D+、D-脚位经由拉低电阻Rpd拉低至地，并将装置端USB控制器的D+脚位经由拉升电阻Rpu拉高至V33，其中电阻Rpd为15K欧姆±5％，而电阻Rpu为1.5K欧姆±5％，主机端便可测知装置端属于USB全速传输的装置。
就USB2.0而言，主机端USB控制器必需能支持低速、全速、高速三种传输模式，而装置端USB控制器则至少支持全速以及高速两种传输模式。当两端刚连接时，若主机端检测到装置端为USB低速传输终端状态时，便决定USB传输速度是低速装置。如图4所示，但若主机端检测到装置端为USB全速传输终端状态时，会进一步由装置端检测D+、D-传输上是否出现「K-J-K-J-K-J」序列持续达1.0毫秒以上，若有出现「K-J-K-J-K-J」序列达1.0毫秒以上，便会利用通用输入输出(GPIO)(general purpose I/O)脚位以及开关SW将D+脚位上的拉升电阻Rpu禁能，形成所谓USB高速传输的终端状态。
USB规格中规范了各种封包格式，以利各种交易(transaction)的执行；标记封包(token packet)包含PID字段、ADDR字段、ENDP字段、以及CRC5字段，典型地，PID字段为8位宽，用以指明封包形式，例如IN、OUT、SETUP等封包形式；ADDR字段以及ENDP字段用以指明端点地址(endpoint address)；而CRC5字段则为5位宽的循环冗余检查码；因此，主机端可藉由发出标记封包告诉端点应该进行读或写的动作，若是写的交易，则会由主机端发出数据封包给端点；若是读的交易，则会由端点发出数据封包给主机端。
(3)发明内容本发明揭示一种超宽频带锁频方法，包含下列步骤根据频率种子值并参考标记封包自动追踪补偿USB外围装置的时脉信号；根据初始频率种子值自动追踪补偿USB外围装置的时脉信号；判断是否可成功地自动追踪补偿该时脉信号，举例而言，藉由无法成功地自动追踪补偿该时脉信号达一预定时间而判断决定；若无法成功地自动追踪补偿该时脉信号，则更新频率种子值；将该USB外围装置离线；以及重新连结该外围装置并根据该更新的频率种子值重新自动追踪补偿该时脉信号；其中，该离线步骤是将该USB外围装置的D+信号上的拉升电阻禁能，或者该USB外围装置的D-信号上的拉升电阻禁能，使得该USB外围装置离线。
本发明还揭示一种超宽频带锁频装置，包含可自动追踪补偿时脉频率的振荡器，用以根据频率种子值产生时脉信号，可自动追踪补偿时脉频率的振荡器根据标记封包自动追踪补偿该时脉信号；受控拉升电阻，具有第一端点、第二端点、第三端点，第一端点耦接至电压源，藉由第二端点可控制该受控拉升电阻的致能与否，第三端点连接至USB传输的D+或D-信号；以及逾时电路，耦接至可自动追踪补偿时脉频率的振荡器，用以当振荡器于一预定期间内无法成功地自动追踪补偿该时脉信号时，逾时电路主张一逾时信号。
本发明进一步揭示一种超宽频带锁频装置，包含可自动追踪补偿时脉频率的振荡器，用以根据频率种子值产生时脉信号，可自动追踪补偿时脉频率的振荡器根据标记封包自动追踪补偿该时脉信号；以及逾时电路，耦接至可自动追踪补偿时脉频率的振荡器，用以当振荡器于一预定期间内无法成功地自动追踪补偿该时脉信号时，逾时电路主张一逾时信号，其中，可自动追踪补偿时脉频率的振荡器可更新该频率种子值，以响应于该主张的逾时信号，根据该更新的频率种子值重新产生该时脉信号，并根据另一标记封包自动追踪补偿该时脉信号。
本发明还揭示一种只读存储器型的集成电路，包括只读存储器，用以非挥发性记录一固件以及一频率种子值供该集成电路的运作；可自动追踪补偿时脉频率的振荡器，具有第一暂存器及第二暂存器，用以根据第一暂存器及第二暂存器产生时脉信号，可自动追踪补偿时脉频率的振荡器根据标记封包自动追踪补偿该时脉信号，用以追踪补偿时脉信号达一预定时间，其中第一暂存器的初始值是为该只读存储器所记录的频率种子值；其中，若该预定时间内无法成功地自动追踪补偿该时脉信号，该集成电路根据该固件更新第一暂存器并重新自动追踪补偿该时脉信号；本发明的只读存储器型的集成电路是适用于USB低速、全速及高速产品中。
(4)
图1是显示习知USB控制器的方块图；图2是显示习知USB振荡电路图3是显示USB低速传输装置的终端连结图；图4是显示USB全速及高速传输装置的终端连结图；图5是显示可自动追踪补偿时脉频率的振荡器方块图；图6是显示根据本发明的超宽频带锁频方法的流程图；图7是显示根据图6进行三次超宽频带锁频运作的示意图；图8是显示配合图6的芯片内有关D+信号上的终端电路图；以及图9显示逾时电路的一实施例。
(5)具体实施方式
参考申请人正申请中的台湾第92113930号专利申请案的内容，图5显示可自动追踪补偿时脉频率的振荡器510，较佳地整合于集成电路中，振荡器510具有第一暂存器512以及第二暂存器514，振荡器510可利用CLK_Data时脉信号以及DATA数据信号写入频率种子值至第一暂存器512，振荡器510相应该频率种子值便具有初始频率，但是由于制程的偏移以及制造过程中环境的差异，该初始频率会不如预期；振荡器510参考传收电路送过来的RXD+、RXD-、RXD，其中RXD+、RXD-即为USB传输线的D+、D-，而RXD则为对应于D+、D-信号的NRZI编码信号，利用D+、D-信号所传送过来的标记封包，并经过可自动追踪补偿时脉频率的振荡器510的自动追踪补偿，便可根据初始频率计算出误差值而将适当校正值填入第二暂存器514中，根据第一暂存器512以及第二暂存器514，振荡器510便可产生符合误差容忍度(tolerance)的CLK时脉信号以及SIE_CLK时脉信号以供集成电路内部的运作，CLK时脉信号与SIE_CLK时脉信号为倍频关系，SIE_CLK时脉信号即为隐藏于标记封包中的时脉信息；经过仿真实验证实可从初始频率为中央点自动正负调整约20％的频率偏移；应注意到，以上说明是以两个暂存器方便说明，熟悉本技术人员当可修改为单一暂存器，以进行实质相同的运作。
图6显示根据本发明的超宽频带锁频方法的流程图的一具体实施例，首先由步骤600开始；进入步骤610，关闭拉升电阻，迫使USB装置离线；接着到达步骤620，开启拉升电阻，由主机端检测出终端状态；接着到步骤630，检查利用频率种子值(frequency seed)是否自动追踪补偿时脉频率成功，若自动追踪补偿时脉频率成功，符合本装置的运作要求，则本流程结束(步骤640)；否则，于步骤650检查此次追踪补偿时脉频率是否逾时，若尚未逾时，则回到步骤630；若逾时，则前进至步骤660，改变频率种子值，再跳回步骤610，关闭拉升电阻，迫使USB装置离线，重新自动追踪补偿时脉频率；其中，改变频率种子值，代表改变USB装置的初始频率，而每次改变频率种子值后，利用类似图5的可自动追踪补偿时脉频率的振荡器，约可从其初始频率为中央点自动正负调整约20％的频率偏移。
图7显示依照图6的超宽频带锁频方法，进行三次不同频率种子值的超宽频带锁频运作的示意图；首先，频率种子值为3F，以对应频率种子值为3F的中心频率自动追踪补偿时脉频率约±20％；之后可以改变频率种子值为(3F+3E)，以对应频率种子值为(3F+3E)的中心频率自动追踪补偿时脉频率约±20％；之后可以改变频率种子值为(3F-3E)，以对应频率种子值为(3F+3E)的中心频率自动追踪补偿时脉频率约±20％，总共约可跨越±60％的频率偏移；频率种子值的大小观是与原先硬件的设计方式而有差异，在此为举例说明，较佳地，可以让每个频率种子值所跨越的频带稍微地重叠。
应用本发明的新颖设计，可以设计使整合于集成电路中的振荡器所产生的频率涵盖6Mhz至24Mhz，举例而言，跨越5Mhz至25Mhz的超宽频带，因为就USB低速芯片及全速芯片而言，其传输速度分别为1.5Mbps及12Mbps，但是内部运作频率可能落在6Mhz至24Mhz之间不等，依照其设计方式而有不同，根据本发明的新颖概念，可使整合于集成电路的中振荡器产生的频率准确追踪跨越6Mhz至24Mhz，便可涵盖所有USB低速芯片及全速芯片的多款不同设计，应用于例如USB键盘、USB鼠标、USB卡片阅读机、USB随身碟、外接式USB硬盘、USB打印机、以及USB扫描仪等等不同USB装置。
表一显示依照上述概念设计的一较佳具体实施例，其显示提供给硬件设计者的诸多选择参数，以符合其不同设计需求，选择参数可包括振荡器种类、系统频率、以及除频数。
举例来说，硬件设计者只要选择其振荡器种类为内建，系统频率为6Mhz；倘其对应的串行接口引擎(serial interface engine，简称SIE)的运作频率为1.5Mhz，则除频数应选择为4，用以建立四倍频取样的架构；假设频率种子值为3F时，对应频率种子值为3F的中心频率约为5.5Mhz，根据标记封包可自动追踪补偿时脉频率约±20％，即可追踪锁回6Mhz附近的频率，并经过除4后获得1.5Mhz频率供SIE的运作；其中，保留振荡器种类为外挂的选项是留给系统厂商的设计弹性需求。
表一
更进一步地，图8显示配合实施图6的超宽频带锁频方法的芯片内有关D+信号上的终端电路设计，其皆内建设计于装置端USB控制器800芯片中，于此实施例中，利用半导体制造过程中形成P型金属氧化物半导体场效应晶体管(PMOS)802，其漏极(drain)耦接至D+信号，源极(source)耦接至V33；并利用暂存器806耦接至反相器804，反相器804的输出耦接至PMOS802的栅极(gate)；这样，可藉由固件(firmware)写入暂存器806的值而控制PMOS802的导通与否，当PMOS802被导通时，藉由半导体制程的控制，而形成1.5K欧姆±5％的拉升电阻Rpu拉高至V33，亦即，于此实施例中，固件将1写入暂存器806可使D+信号形成全速装置端USB控制器的终端电路连结；反之，固件将0写入暂存器806，PMOS802被关闭，使D+信号上没有拉升电阻Rpu，这样的终端连结组态可以用来强迫装置端USB控制器800离线，或者，适合于当主机端成功地检测到装置端为USB全速传输终端状态时，会进一步由主机端发出「K-J-K-J-K-J」序列持续达一预定时间，装置端检测到该「K-J-K-J-K-J」序列达1.0毫秒以上，便可由装置端USB控制器800之中，由固件将0写入暂存器806，关闭PMOS802，使D+信号上没有拉升电阻Rpu，而形成高速传输终端连结，毋需占用任何GPIO脚位以及外部电路面积。以上的实施例是以D+信号上的终端电路设计作为说明，应注意到，也可将该USB控制器的D-信号上的拉升电阻禁能，使其离线，再重新追踪时脉信号。
图9显示图6的超宽频带锁频方法中有关逾时(time out)电路的设计，电路设计者可选择适当长度的计数器900，使其计数以响应于CLK时脉信号，较佳地，CLK时脉信号是基于目前频率种子值，而自动追踪补偿时脉频率而来，其需要一段时间进行追踪补偿，配合固件程序(firmware)的撰写，藉由读取暂存器910的Tout信号，即可知道此次的频率追踪补偿是否已经到达预定时间；而CLK时脉信号是否符合系统要求，则由系统藉由Freq_OK信号(未示)告知。于此具体实施例中，藉由Tout信号与Freq_OK信号，系统便可了解此次追踪补偿时脉频率是否成功；若追踪失败，系统可以写入另一组适当的频率种子值，强迫USB装置离线(如图8所示)，而重新自动追踪补偿时脉频率，同时系统藉由Seed_Change信号902表示频率种子值已经改变而重置计数器900为0，重新追踪补偿时脉频率。
由于在集成电路制造过程中会导致内建RC振荡器最高会有约50％的偏移，本发明的新颖设计可以校正补偿达300％的频率偏移，例如对于USB装置而言，其四倍取样频率可由18MHz被校正回6MHz，而过程中需要数次的断线与重新联机的过程，但是使用者是几乎不会察觉的，或者仅有一两秒的稍微差距，对于集成电路制造商而言却会有很大的优点，根据本发明的揭示，将无须外挂石英振荡器或利用高成本的人工、OTP或者激光修剪，而可直接于制造集成电路过程中，利用光罩(mask)将固件写入集成电路中的只读存储器(read onlymemory，简称ROM)并直接利用其所产生的初始频率，由本发明的宽带锁频技术准确锁住至适当操作频率，也使同一内建RC振荡器可以应用在更多种类的集成电路中，以适合不同频率与产品的运作，亦即本发明特别适用于低成本制造的只读存储器型的集成电路(ROM-type IC)。
纵上所述，本发明揭示一种超宽频带锁频方法，包含下列步骤根据频率种子值并参考标记封包自动追踪补偿USB外围装置的时脉信号；根据初始频率种子值自动追踪补偿USB外围装置的时脉信号；判断是否可成功地自动追踪补偿该时脉信号，举例而言，藉由无法成功地自动追踪补偿该时脉信号达一预定时间而判断决定；若无法成功地自动追踪补偿该时脉信号，则更新频率种子值；将该USB外围装置离线；以及重新连结该外围装置并根据该更新的频率种子值重新自动追踪补偿该时脉信号；其中，该离线步骤是将该USB外围装置的D+信号上的拉升电阻禁能，或者该USB外围装置的D-信号上的拉升电阻禁能，使得该USB外围装置离线。
本发明还揭示一种超宽频带锁频装置，包含可自动追踪补偿时脉频率的振荡器，用以根据频率种子值产生时脉信号，该可自动追踪补偿时脉频率的振荡器根据标记封包自动追踪补偿该时脉信号；受控拉升电阻，具有第一端点、第二端点、第三端点，该第一端点耦接至一电压源，藉由该第二端点可控制该受控拉升电阻的致能与否，该第三端点连接至USB传输的D+或D-信号；以及逾时电路，耦接至该可自动追踪补偿时脉频率的振荡器，用以当该振荡器于一预定期间内无法成功地自动追踪补偿该时脉信号时，该逾时电路主张一逾时信号。
本发明进一步揭示一种超宽频带锁频装置，包含可自动追踪补偿时脉频率的振荡器，用以根据频率种子值产生时脉信号，该可自动追踪补偿时脉频率的振荡器根据标记封包自动追踪补偿该时脉信号；以及逾时电路，耦接至该可自动追踪补偿时脉频率的振荡器，用以当该振荡器于一预定期间内无法成功地自动追踪补偿该时脉信号时，该逾时电路主张一逾时信号，其中，该可自动追踪补偿时脉频率的振荡器可更新该频率种子值，以响应于该主张的逾时信号，根据该更新的频率种子值重新产生该时脉信号，并根据另一标记封包自动追踪补偿该时脉信号。
权利要求
1.一种超宽频带锁频方法，包含下列步骤根据一频率种子值自动追踪补偿一芯片的一时脉信号；判断是否可成功地自动追踪补偿该时脉信号；若无法成功地自动追踪补偿该时脉信号，则更新该频率种子值；将该外围装置离线；以及重新连结该外围装置并根据该更新的频率种子值重新自动追踪补偿该时脉信号。
2.如权利要求1所述的超宽频带锁频方法，其特征在于该判断步骤是藉由无法成功地自动追踪补偿该时脉信号达一预定时间而判断决定。
3.如权利要求1所述的超宽频带锁频方法，其特征在于该芯片是为一USB控制器。
4.如权利要求1所述的超宽频带锁频方法，其特征在于该芯片具有一只读存储器，以非挥发性写入一固件，以产生该时脉信号的一初始频率。
5.权利要求3所述的超宽频带锁频方法，其特征在于该自动追踪步骤是藉由接收一标记封包进行该时脉信号的自动追踪补偿。
6.如权利要求3所述的超宽频带锁频方法，其特征在于该离线步骤是将该USB控制器的一D+信号上的一拉升电阻禁能，使得该USB控制器离线。
7.如权利要求3所述的超宽频带锁频方法，其特征在于该离线步骤是将该USB控制器的一D-信号上的一拉升电阻禁能，使得该USB控制器离线。
8.一种超宽频带锁频装置，包含一可自动追踪补偿时脉频率的振荡器，用以根据一频率种子值产生一时脉信号，该可自动追踪补偿时脉频率的振荡器根据一标记封包自动追踪补偿该时脉信号；一受控拉升电阻，具有一第一端点、一第二端点、一第三端点，该第一端点耦接至一电压源，藉由该第二端点可控制该受控拉升电阻的致能与否；以及一逾时电路，耦接至该可自动追踪补偿时脉频率的振荡器，用以当该振荡器于一预定期间内无法成功地自动追踪补偿该时脉信号时，该逾时电路主张一逾时信号。
9.如权利要求8所述的超宽频带锁频装置，其特征在于该受控拉升电阻的该第三端点连接至一USB传输的D+信号。
10.如权利要求8所述的超宽频带锁频装置，其特征在于该受控拉升电阻的该第三端点连接至一USB传输的D-信号。
11.如权利要求8所述的超宽频带锁频装置，其特征在于该受控拉升电阻包含一晶体管。
12.如权利要求8所述的超宽频带锁频装置，其特征在于该受控拉升电阻包含一P型金属氧化物半导体场效应晶体管。
13.如权利要求8所述的超宽频带锁频装置，其特征在于该受控拉升电阻包含一N型金属氧化物半导体场效应晶体管。
1 4.如权利要求8所述的超宽频带锁频装置，其特征在于该受控拉升电阻的该第二端点耦接一暂存器，该超宽频带锁频装置藉由写入该暂存器的值而控制该受控拉升电阻的致能与否。
15.如权利要求8所述的超宽频带锁频装置，其特征在于该可自动追踪补偿时脉频率的振荡器更新该频率种子值，以重新产生该时脉信号，并根据一另一标记封包自动追踪补偿该时脉信号。
16.如权利要求15所述的超宽频带锁频装置，其特征在于该逾时电路包含一计数器，用以根据该时脉信号以进行计数。
17.如权利要求16所述的超宽频带锁频装置，其特征在于当更新该频率种子值时，便重置该计数器。
18.一种超宽频带锁频装置，包含一可自动追踪补偿时脉频率的振荡器，用以根据一频率种子值产生一时脉信号，该可自动追踪补偿时脉频率的振荡器根据一标记封包自动追踪补偿该时脉信号；以及一逾时电路，耦接至该可自动追踪补偿时脉频率的振荡器，用以当该振荡器于一预定期间内无法成功地自动追踪补偿该时脉信号时，该逾时电路主张一逾时信号，其中，该可自动追踪补偿时脉频率的振荡器可更新该频率种子值，以响应于该主张的逾时信号，根据该更新的频率种子值重新产生该时脉信号，并根据一另一标记封包自动追踪补偿该时脉信号。
19.如权利要求18所述的超宽频带锁频装置，其特征在于该逾时电路包含一计数器，用以根据该时脉信号以进行计数，并当更新该频率种子值时，便重置该计数器。
20.如权利要求18所述的超宽频带锁频装置，其特征在于该超宽频带锁频装置还耦接一外部开关，该外部开关耦接一拉升电阻以及一USB传输的D+信号。
21.如权利要求18所述的超宽频带锁频装置，其特征在于该超宽频带锁频装置还耦接一外部开关，该外部开关耦接一拉升电阻以及一USB传输的D-信号。
22.如权利要求20所述的超宽频带锁频装置，其特征在于该超宽频带锁频装置禁能该外部开关以响应于该主张的逾时信号。
23.一种只读存储器型的集成电路，包含一只读存储器，用以非挥发性记录一固件以及一频率种子值供该集成电路的运作；以及一可自动追踪补偿时脉频率的振荡器，具有一第一暂存器及一第二暂存器，用以根据该第一暂存器及该第二暂存器产生一时脉信号，该可自动追踪补偿时脉频率的振荡器根据一标记封包自动追踪补偿该时脉信号，用以追踪补偿该时脉信号达一预定时间，其中，若该预定时间内无法成功地自动追踪补偿该时脉信号，该集成电路根据该固件更新该第一暂存器并重新自动追踪补偿该时脉信号。
24.如权利要求23所述的只读存储器型的集成电路，其特征在于该第一暂存器的一初始值是为该只读存储器所记录的频率种子值。
25.如权利要求23所述的只读存储器型的集成电路，其特征在于该集成电路是适用于一USB低速产品中。
26.如权利要求23所述的只读存储器型的集成电路，其特征在于该集成电路是适用于一USB全速产品中。
27.如权利要求23所述的只读存储器型的集成电路，其特征在于该标记封包是为一USB标记封包。
全文摘要
一种超宽频带锁频方法及其相关装置，该方法包含下列步骤根据初始频率种子值自动追踪补偿USB外围装置的时脉信号；判断是否可成功地自动追踪补偿该时脉信号，举例而言，藉由无法成功地自动追踪补偿该时脉信号达一预定时间而判断决定；若无法成功地自动追踪补偿该时脉信号，则更新频率种子值；将该USB外围装置离线；以及重新连结该外围装置并根据该更新的频率种子值重新自动追踪补偿该时脉信号；其中，该离线步骤是将该USB外围装置的D+信号上的拉升电阻禁能，或者该USB外围装置的D－信号上的拉升电阻禁能，使得该USB外围装置离线。
文档编号G06F13/10GK1601500SQ03159499
公开日2005年3月30日 申请日期2003年9月24日 优先权日2003年9月24日
发明者蔡文福, 林建志, 张世杰 申请人:创惟科技股份有限公司