专利名称：控制芯片及其脚位配置的制作方法
技术领域：
本发明涉及一种控制芯片及其脚位配置。
背景技术：
随着资讯科技的日益发展，电脑的结构及各项传输介面也不断改变及创新。以往，业界所习用的电脑结构是如图1所示。其主要包含一中央处理器(central processing unit；CPU)101，负责整个电脑系统的运作，包括指令读取、指令执行、存储器存取、数据输入输出等等；一北桥(north bridge)103，分别通过前端汇流排(front side bus；FSB)连接中央处理器101、利用存储器汇流排连接存储器109及以绘图加速埠(accelerated graphicsport；AGP)汇流排连接绘图控制器107等；而各式PCI(peripheral componentinterconnection)装置121、储存装置125、USB(universal serial bus)装置123及其他周边装置127，则是连接于南桥(south bridge)105，通过南桥105与北桥103的连接而可为系统所控制及运用。
近年来，为了因应多媒体高速应用的需求，使得电脑中各介面间的传输速率不断提高。部分厂商因应需求而开发出高速PCI(PCI-E×press)的介面传输规格，并意图以此取代电脑中现有的介面传输规格，如AGP传输规格、芯片组间汇流排传输规格、以及与其他周边装置连接的传输规格等。
虽然目前的高速PCI传输规格已具有高达每一通道(lane)2.5Gbps的传输频宽，配合其可随时修改汇流排宽度的特性(scalability)，提供单通道(llane；×1)、双通道(×2)、4通道(×4)、8通道(×8)、16通道(×16)及32通道(×32)等多种选择，可满足目前所有传输介面的频宽需求。然而，在新规格的发展之初，大部分厂商仍未放弃旧规格的利用，如目前所通用的AGP3.O(AGP 8×)可提供2048MBps的频宽，以目前的绘图处理技术而言已是绰绰有余，而可提供相同功能的新规格产品的研发亦在需要付出成本。然汇流排走向大一统的局面是为大势所趋，际此青黄不接的时局，如何在减少成本支出的情况下有效利用旧有资源，并可因应局势变化而迎头赶上，实为目前业界的一大课题。
发明内容
本发明所要解决的技术问题是针对现有技术的上述不足，提供一种包含一绘图加速埠汇流排控制器及高速PCI控制器的控制芯片及其脚位配置，以提供高效能的控制芯片并可于布线时有效利用主机板的面积，并减少线路交错的情形。
本发明的控制芯片及其脚位配置是由如下技术方案来实现的。
一种控制芯片，其特征是包含前端汇流排控制器，通过前端汇流排连接中央处理器；绘图加速埠汇流排控制器，通过绘图加速埠汇流排连接绘图控制器；及高速PCI控制器，分别通过对应的高速PCI汇流排连接高速PCI装置。
所述的控制芯片，其特征是该等高速PCI控制器包含一第一高速PCI控制器及一第二高速PCI控制器。
所述的控制芯片，其特征是该第一高速PCI装置是4通道高速PCI控制器。
所述的控制芯片，其特征是该第二高速PCI装置是16通道高速PCI控制器。
所述的控制芯片，其特征是更包含一芯片组间汇流排控制器。
所述的控制芯片，其特征是该芯片是北桥芯片。
所述的控制芯片，其特征是该芯片组间汇流排控制器是V-link汇流排控制器。
所述的控制芯片，其特征是更包含一存储器控制器。
所述的控制芯片，其特征是更包含一电视输出控制器。
所述的控制芯片，其特征是更包含一CRT显示器控制器。
一种所述控制芯片的脚位配置，其特征是令该前端汇流排控制器的脚位分布于芯片一第一角位的两侧，形成一前端汇流排区，而第一高速PCI控制器、第二高速PCI控制器及绘图加速埠汇流排控制器的脚位，则由前端汇流排区的一端依序沿芯片的周缘排列，分别形成一第一高速PCI区、一第二高速PCI区及一绘图加速埠区。
所述的控制芯片的脚位配置，其特征是该第一高速PCI控制器是4通道高速PCI控制器。
所述的控制芯片的脚位配置，其特征是该第一高速PCI区是分布于一相邻于第一角位的第二角位与该前端汇流排区之间。
所述的控制芯片的脚位配置，其特征是该绘图加速埠区是分布于一相对于第一角位的第三角位的两侧。
所述的控制芯片的脚位配置，其特征是该第二高速PCI控制器是16通道高速PCI控制器。
所述的控制芯片的脚位配置，其特征是该第二高速PCI区是分布于该绘图加速埠区与第一高速PCI区之间。
所述的控制芯片的脚位配置，其特征是该控制芯片更包含一芯片组间汇流排控制器。
所述的控制芯片的脚位配置，其特征是该芯片组间汇流排控制器是V-link汇流排控制器。
所述的控制芯片的脚位配置，其特征是该芯片组间汇流排控制器的脚位是分布于一相邻于第一角位的第四角位的两侧。
一种所述控制芯片的脚位配置，其特征是令该前端汇流排控制器的脚位分布于芯片一第一角位的两侧，形成一前端汇流排区，而第一高速PCI控制器与第二高速PCI控制器的脚位则分布于一相邻于第一角位的第二角位与一相对于第一角位的第三角位之间，分别形成一第一高速PCI区与一第二高速PCI区。
所述的控制芯片的脚位配置，其特征是该第一高速PCI控制器是4通道高速PCI控制器。
所述的控制芯片的脚位配置，其特征是该第一高速PCI区紧邻该第二角位。
所述的控制芯片的脚位配置，其特征是该第二高速PCI控制器是16通道高速PCI控制器。
所述的控制芯片的脚位配置，其特征是该第二高速PCI区紧邻该第三角位。
所述的控制芯片的脚位配置，其特征是该绘图加速埠汇流排控制器的脚位分布于该第三角位与另一相邻于第一角位的第四角位之间，而形成一绘图加速埠区。
所述的控制芯片的脚位配置，其特征是该绘图加速埠区紧邻于该第三角位。
所述的控制芯片的脚位配置，其特征是该控制芯片更包含一芯片组间汇流排控制器。
所述的控制芯片的脚位配置，其特征是该芯片组间汇流排控制器是V-link汇流排控制器。
所述的控制芯片的脚位配置，其特征是该芯片组间汇流排控制器的输出脚位是分布于另一相邻于该第一角位的第四角位的两侧。
所述的控制芯片的脚位配置，其特征是该控制芯片更包含一CRT控制器。
所述的控制芯片的脚位配置，其特征是该CRT控制器的脚位是分布于该第二角位与前端汇流排区之间。
所述的控制芯片的脚位配置，其特征是该控制芯片更包含一电视输出控制器。
所述的控制芯片的脚位配置，其特征是该电视输出控制器的脚位是分布于该第二角位与前端汇流排区之间。
本发明的优点在于1、使用者或业界厂商可依据其产品的定位选择不同的搭配模式。
2、不仅可有效提升系统的效能，尚可减少无谓的资源浪费。
3、利用本发明的脚位配置，可使布线的态样简单化，不仅可有效利用主机板的有限面积，又可减少线路交错的可能，进而降低线路间的杂讯及讯号干扰等。
兹为对本发明的特征、结构及所达成的功效有进一步的了解与认识，谨佐以较佳的实施例及配合附图详细说明如后
图1是习用电脑结构的方块示意图；图2是本发明一较佳实施例的方块示意图；图3A及图3B是分别为本发明使用于不同电脑结构中的方块示意图；图4A及图4B是分别为本发明各连接脚位的配置示意图；及图5是本发明使用于一主机板上的布线态样示意图。
具体实施例方式
首先，请参阅图2、图3A及图3B，是分别为本发明一较佳实施例的方块示意图及其使用于不同电脑结构中的方块示意图。如图所示，该控制芯片20主要构造是包含有一前端汇流排(front side bus；FSB)控制器201、一绘图加速埠(accelerated graphic sport；AGP)汇流排控制器207及至少一高速PCI(PCI-E×press)控制器，如第一高速PCI控制器261与第二高速PCI控制器263。
本发明的控制芯片20的构造可依不同的实施态样而有所增减，当其以一整合型控制芯片(整合北桥与南桥)实施时，其内部可设有其他周边装置的控制器，如PCI控制器、IDE控制器及USB控制器等。当该控制芯片以一北桥芯片态样实施时，其内部尚需设有一芯片组间汇流排控制器，如V-link控制器205，藉以通过芯片组间的汇流排而连接南桥芯片。
本发明的实施态样也会因其所搭配的中央处理器而有所差异，当搭配AMD的CPUK8时，其结构是如图3A所示。K8中央处理器301本身包含有存储器控制器，可直接连接存储器309进行存储器的存取。故控制芯片20可利用前端汇流排控制器201通过前端汇流排与中央处理器301进行数据传输；其AGP汇流排控制器207可通过一AGP汇流排连接绘图控制器307，或利用AGP插槽插接绘图介面卡；第一高速PCI控制器261与第二高速PCI控制器263则可分别利用第一高速PCI汇流排362与第二高速PCI汇流排364连接第一高速PCI装置361及第二高速PCI装置363；V-link控制器205则以V-link汇流排与南桥305连接。而PCI装置321、储存装置325、USB装置323及其他周边装置327等则以南桥305加以连接控制。
另外，尚可因应功能扩充的需求而于控制芯片20中设置CRT控制器229及电视输出控制器241。可利用该CRT控制器229通过CRT输出接头329直接连接传统阴极射线管式荧幕，亦可利用该电视输出控制器241连接的电视输出插槽34I插接电视输出介面卡，可将影像转换而于电视机输出，进一步利用其多媒体功能。
当本发明的控制芯片20搭配其他型式的中央处理器381时，其结构是如图3B所示。由于其他型式的中央处理器381并未具备有可直接连接存储器的功能，故需在控制芯片20中增设一存储器控制器209，藉以连接及存取该存储器309；而结构中的其他部分与图3A并无太大的差异。
利用上述的结构，使用者或业界厂商可依据其产品的定位选择不同的搭配模式。例如，当产品并未对其绘图功能有特别的要求时，可选择使用AGP规格的绘图控制器，而利用高速PCI汇流排插接高速PCI装置，藉以提升其所需求的功能；当产品对绘图功能有特殊需求时，则可利用其高速PCI汇流排插接高速PCI规格的绘图控制器，使其绘图功能得到额外的提升。
在上述实施例中，其高速PCI控制器配置的较佳选择是一高通道数高速PCI控制器(如第二高速PCI控制器263，16通道)配合一中通道数高速PCI控制器(如第一高速PCI控制器261，4通道)，可依所使用高速PCI装置的频宽需求而连接适当对应的高速PCI汇流排。频宽需求大的装置(如16通道及8通道者)可连接第二高速PCI汇流排364，频宽需求较小的装置(如4通道及1通道者)则连接于第一高速PCI汇流排。如此，不仅可有效提升系统的效能，尚可减少无谓的资源浪费。
请参阅图4A及图4B，是分别为本发明各脚位配置的示意图。以本发明搭配K8中央处理器的北桥实施态样为例，控制芯片中不需设置存储器控制器，然应设有一芯片组间汇流排控制器(如V-link汇流排控制器)，其最简的脚位的配置如图4A所示。其主要是令该前端汇流排控制器的脚位分布于芯片一第一角位482的两侧，形成一前端汇流排区401；而第一高速PCI控制器、第二高速PCI控制器、绘图加速埠汇流排控制器与V-link汇流排控制器的脚位则由前端汇流排区的一端依序沿芯片的周缘排列，分别形一第一高速PCI区471、一第二高速PCI区473、一绘图加速埠区477及一V-link区405。
其中该第一高速PCI控制器是一4通道高速PCI控制器，其第一高速PCI区471是位于第二角位484与前端汇流排区401之间；绘图加速埠区477是分布第三角位486的两侧，并与分布于第四角位488两侧的V-link区405相邻接；而第二高速PCI控制器则为一16通道高速PCI控制器，其第二高速PCI区则分布于第二角位484与绘图加速埠区477之间，并与第一高速PCI区471相邻接。另外，芯片的电源与接地脚位则分别分布于芯片的中央位置403及V-link区405与前端汇流排区401间的区域423。
当控制芯片为了提升其效能而整合了更多元件，如CRT控制器及电视输出控制器时，新增的控制器将需要增设新的连接脚位，而其脚位配置亦需略作调整如图4B所示。在本实施例中，其前端汇流排区401仍维持于芯片一第一角位482的两侧；而CRT控制器与电视输出控制器、第一高速PCI控制器、第二高速PCI控制器、绘图如速埠汇流排控制器与V-link汇流排控制器的脚位则由前端汇流排区的一端依序沿芯片的周缘排列，分别形一CRT输出区429、一电视输出区441、一第一高速PCI区461、一第二高速PCI区463、一绘图加速埠区407及一V-link区405。
其中该CRT输出区429邻接于该前端汇流排区401；电视输出区441位于第二角位484与CRT输出区429之间。第一高速PCI区461与第二高速PCI区463分别位于第二角位484与第三角位486之间，其中第一高速PCI区461以第二角位484为界与电视输出区441邻接，第二高速PCI区463则以第三角位486为界而与绘图加速埠区407邻接。V-link区405分布于第四角位488两侧，并与绘图加速埠区407邻接。另外芯片的电源与接地脚位则分别分布于芯片的中央位置403及V-link区405与前端汇流排区401间的区域423。
最后，请参阅图5，是本发明使用于一主机板上的布线态样示意图。在主机板上所设置的装置元件越来越多的情况下，主机板50上布线(layout)的规划也变得越来越重要，而其布线的态样则与控制芯片54的脚位配置息息相关。以本发明图4B所示实施例的脚位配置为例，该主机板上设有中央处理器52、CRT接头549、电视输出插槽548、第一高速PCI插槽、第二高速PCI插槽、绘图加速埠插槽542及南桥56等装置元件需连接至控制芯片54；另有存储器插槽521连接中央处理器52，及其他如IDE插槽563及PCI插槽561等周边装置则连接至南桥56。
利用本发明的脚位配置，可使布线的态样简单化，如图所示的前端汇流排541、连接CRT接头549的讯号线551、连接电视输出插槽548的讯号线553、第一高速PCI汇流排547、第二高速PCI汇流排545、绘图加速埠汇流排543及V-link汇流排564等，各汇流排皆可顺势分布而连接其终端的元件，不仅可有效利用主机板的有限面积，又可减少线路交错的可能，进而降低线路间的杂讯及讯号干扰等。
综上所述，当知本发明是有关于一种控制芯片及其脚位配置，尤指一种包含有绘图加速埠控制器及高速PCI控制器的控制芯片及其脚位配置，其主要是于一控制芯片中设有一绘图加速埠控制器及至少一高速PCI控制器，并将其脚位加以妥适安排，以提供高效能的控制芯片，并可于布线时有效利用主机板的面积。故本发明实为一富有新颖性、进步性，及可供产业利用功效，符合专利申请要件无疑，爰依法提请发明专利申请，恳请贵审查委员早日赐予本发明专利，实感德便。
以上所述，仅为本发明的一较佳实施例而已，并非用来限定本发明实施的范围，即凡依本发明申请专利范围所述的形状、构造、特征、精神及方法所为的均等变化与修饰，均应包括于本发明的申请专利范围内。
权利要求
1.一种控制芯片，其特征是包含前端汇流排控制器，通过前端汇流排连接中央处理器；绘图加速埠汇流排控制器，通过绘图加速埠汇流排连接绘图控制器；及高速PCI控制器，分别通过对应的高速PCI汇流排连接高速PCI装置。
2.根据权利要求1所述的控制芯片，其特征是该高速PCI控制器包含一第一高速PCI控制器及一第二高速PCI控制器。
3.根据权利要求2所述的控制芯片，其特征是该第一高速PCI装置是4通道高速PCI控制器。
4.根据权利要求2所述的控制芯片，其特征是该第二高速PCI装置是16通道高速PCI控制器。
5.根据权利要求1所述的控制芯片，其特征是更包含一芯片组间汇流排控制器。
6.根据权利要求5所述的控制芯片，其特征是该芯片是北桥芯片。
7.根据权利要求5所述的控制芯片，其特征是该芯片组间汇流排控制器是V-link汇流排控制器。
8.根据权利要求1所述的控制芯片，其特征是更包含一存储器控制器。
9.根据权利要求1所述的控制芯片，其特征是更包含一电视输出控制器。
10.根据权利要求1所述的控制芯片，其特征是更包含一CRT显示器控制器。
11.一种如权利要求2所述控制芯片的脚位配置，其特征是令该前端汇流排控制器的脚位分布于芯片一第一角位的两侧，形成一前端汇流排区，而第一高速PCI控制器、第二高速PCI控制器及绘图加速埠汇流排控制器的脚位，则由前端汇流排区的一端依序沿芯片的周缘排列，分别形成一第一高速PCI区、一第二高速PCI区及一绘图加速埠区。
12.根据权利要求11所述的控制芯片的脚位配置，其特征是该第一高速PCI控制器是4通道高速PCI控制器。
13.根据权利要求12所述的控制芯片的脚位配置，其特征是该第一高速PCI区是分布于一相邻于第一角位的第二角位与该前端汇流排区之间。
14.根据权利要求11所述的控制芯片的脚位配置，其特征是该绘图加速埠区是分布于一相对于第一角位的第三角位的两侧。
15.根据权利要求14所述的控制芯片的脚位配置，其特征是该第二高速PCI控制器是16通道高速PCI控制器。
16.根据权利要求15所述的控制芯片的脚位配置，其特征是该第二高速PCI区是分布于该绘图加速埠区与第一高速PCI区之间。
17.根据权利要求11所述的控制芯片的脚位配置，其特征是该控制芯片更包含一芯片组间汇流排控制器。
18.根据权利要求17所述的控制芯片的脚位配置，其特征是该芯片组间汇流排控制器是V-link汇流排控制器。
19.根据权利要求17所述的控制芯片的脚位配置，其特征是该芯片组间汇流排控制器的脚位是分布于一相邻于第一角位的第四角位的两侧。
20.一种如权利要求2所述控制芯片的脚位配置，其特征是令该前端汇流排控制器的脚位分布于芯片一第一角位的两侧，形成一前端汇流排区，而第一高速PCI控制器与第二高速PCI控制器的脚位则分布于一相邻于第一角位的第二角位与一相对于第一角位的第三角位之间，分别形成一第一高速PCI区与一第二高速PCI区。
21.根据权利要求20所述的控制芯片的脚位配置，其特征是该第一高速PCI控制器是4通道高速PCI控制器。
22.根据权利要求21所述的控制芯片的脚位配置，其特征是该第一高速PCI区紧邻该第二角位。
23.根据权利要求20所述的控制芯片的脚位配置，其特征是该第二高速PCI控制器是16通道高速PCI控制器。
24.根据权利要求23所述的控制芯片的脚位配置，其特征是该第二高速PCI区紧邻该第三角位。
25.根据权利要求20所述的控制芯片的脚位配置，其特征是该绘图加速埠汇流排控制器的脚位分布于该第三角位与另一相邻于第一角位的第四角位之间，而形成一绘图加速埠区。
26.根据权利要求25所述的控制芯片的脚位配置，其特征是该绘图加速埠区紧邻于该第三角位。
27.根据权利要求20所述的控制芯片的脚位配置，其特征是该控制芯片更包含一芯片组间汇流排控制器。
28.根据权利要求27所述的控制芯片的脚位配置，其特征是该芯片组间汇流排控制器是V-link汇流排控制器。
29.根据权利要求27所述的控制芯片的脚位配置，其特征是该芯片组间汇流排控制器的输出脚位是分布于另一相邻于该第一角位的第四角位的两侧。
30.根据权利要求20所述的控制芯片的脚位配置，其特征是该控制芯片更包含一CRT控制器。
31.根据权利要求30所述的控制芯片的脚位配置，其特征是该CRT控制器的脚位是分布于该第二角位与前端汇流排区之间。
32.根据权利要求20所述的控制芯片的脚位配置，其特征是该控制芯片更包含一电视输出控制器。
33.根据权利要求32所述的控制芯片的脚位配置，其特征是该电视输出控制器的脚位是分布于该第二角位与前端汇流排区之间。
全文摘要
一种控制芯片及其脚位配置，尤指一种包含绘图加速埠控制器及高速PCI控制器的控制芯片及其脚位配置，该控制芯片是包含一前端汇流排控制器，通过一前端汇流排连接一中央处理器；一绘图加速埠汇流排控制器，通过一绘图加速埠汇流排连接绘图控制器；及至少一高速PCI控制器，分别通过对应的高速PCI汇流排连接高速PCI装置；其脚位配置是以前端汇流排区定位于一第一角位处，而令高速PCI区与绘图加速埠区依序沿芯片的周缘排列。
文档编号G06F1/16GK1547086SQ20031011692
公开日2004年11月17日 申请日期2003年12月1日 优先权日2003年12月1日
发明者张乃舜, 杨瑞增, 张伊佐, 潘月娥 申请人:威盛电子股份有限公司