专利名称：使用存储器仿真模块的嵌入式微计算机单元及其测试方法
技术领域：
本发明涉及一种嵌入式微计算机单元(MCU)，具体地说，涉及一种使用存储器仿真模块来实现高速测试的嵌入式MCU及其测试方法。
背景技术：
特定用途集成电路(ASIC)技术已经发展到单一芯片集，并于最近已发展到具有嵌入式内核的片上系统(SoC)。SoC IC包含各种可重用功能块，诸如微处理器、接口、存储阵列和数字信号处理器。预先设计的功能块通常被称作“内核”。
图1示出了传统嵌入式微计算机单元(MCU)100的例子。参考图1，嵌入式MCU 100包含处理器内核110、总线主控器设备120、存储器控制器130、和内部存储块140。所述处理器内核110、总线主控器设备120、和存储器控制器130共享总线。所述存储器控制器130控制经由输入/输出(I/O)引脚160的外部存储器150与所述嵌入式MCU 100中的内部存储块140之间的数据传输。
用于确认嵌入式MCU 100的功能的测试包含错误测试与延迟错误测试。所述错误测试不考虑时间而确认从“1”到“0”或从“0”到“1”逻辑状态变化，也就是说，触发结果。延迟错误测试包括时间作为触发逻辑状态时的因素。延迟错误测试以100MHz的频率操作所述嵌入式MCU 100，例如，确认所述嵌入式MCU 100是否正在运行。因此，随着半导体器件运行速度的提高，延迟错误测试变得越来越重要。
当利用延迟错误测试来测试嵌入式MCU 100时，以嵌入式MCU 100的实际运行速度执行该测试。具体说，将测试向量施加到嵌入式MCU 100，并在例如图2与3所示测试条件下确认嵌入式MCU 100的输出。然而，在这些运行速度下，因为输入与输出的定时容限而难以执行测试。
图2示出了电路通道，通过该电路通道，而产生输入到嵌入式MCU 100中的I/O引脚160的外部时钟信号EXT.CLK、由接收外部时钟信号EXT.CLK的内部电路产生的内部时钟信号EMCLK、以及响应于内部时钟信号EMCLK而输出到嵌入式MCU 100中的I/O引脚160的数据信号DOUT。图3示出了响应于内部时钟信号EMCLK的输出数据信号DOUT相对于外部时钟信号EXT.CLK的定时容限。在图3中，EMCLK(bst)代表在产生外部时钟信号EXT.CLK之后迅速产生内部时钟信号EMCLK的最佳状态，EMCLK(typ)代表在产生外部时钟信号EXT.CLK之后比EMCLK(bst)状态稍慢地产生内部时钟信号EMCLK的典型状态，而EMCLK(wst)代表在产生外部时钟信号EXT.CLK之后比EMCLK(bst)和EMCLK(typ)状态更慢地产生内部时钟信号EMCLK的最差状态。
如图3所示，在最佳状态与最差状态下，输出数据信号DOUT的中心与外部时钟信号EXT.CLK的边沿不一致。因此，当确定用于测试的嵌入式MCU100的建立时间时，就需要考虑外部时钟信号EXT.CLK的输入容限。然而，当以例如几百MHz的高频操作嵌入式MCU 100时，因为嵌入式MCU 100的I/O引脚160的电阻特性，而难以利用外部测试向量来测试嵌入式MCU100。因此，期望用于高速测试的嵌入式MCU。
发明内容
根据本发明的一个方面，提供了一种嵌入式微计算机单元(MCU)，包含内部存储块，用于存储由外部设备提供的测试向量；存储器控制器，用于控制所述内部存储块；和存储器仿真模块，连接在存储器控制器与内部存储块之间，用于在测试模式下，将测试向量存储在内部存储器中。
该存储器仿真模块包含地址映射寄存器，用于设置由该存储器控制器存取的内部存储块的区域；地址解码器，用于寻址由该存储器控制器存取的内部存储块的区域；以及存取控制信号转换器，用于响应于内部存储块的类型而将外部存储器存取信号变换为预定存取信号。
根据本发明的另一方面，提供了一种嵌入式MCU，包含总线，连接到处理器内核与总线主控器设备；内部存储块，连接到总线主控器设备，用于存储总线主控器设备的临时数据，并用于存储测试模式下的测试向量；和存储器控制器，用于在处理器内核运行时，存取内部存储块或外部存储器。该嵌入式MCU还包括存储器仿真模块，连接在存储器控制器与内部存储块之间，用于在测试模式下，将测试向量存储在内部存储器中；第一选择器，用于将外部存储器和存储器仿真模块有选择地连接到存储器控制器；以及第二选择器，用于将总线主控器设备和存储器仿真模块有选择地连接到内部存储块。
根据本发明的另一方面，提供了一种测试嵌入式MCU的方法，该方法包含接收用于测试嵌入式MCU的测试向量；利用存储器仿真模块设置将存储测试块的内部存储块的区域；并产生用于存取内部存储块的设置区域的存取信号。该方法还包括将测试向量存储在内部存储块的设置区域中；根据存储在内部存储块中的测试向量对嵌入式MCU进行测试；以及输出测试结果。
通过参考附图详细描述其示范实施例，本发明的上述及其它特征将变得更加清楚，其中图1示出了与外部存储器相连的传统嵌入式微计算机单元(MCU)的内部结构；图2示出了图1所示的嵌入式MCU的电路通道；图3是示出了由图2的电路通道产生的时钟信号与输出数据之间的关系的定时图；图4示出了根据本发明示范实施例的嵌入式MCU；图5示出了图4的嵌入式MCU的内部结构；图6示出了图5的存取控制信号转换器；以及图7示出了将初始存储值加载到图4的嵌入式MCU的内部存储块的处理。
具体实施例方式
图4示出了根据本发明示范实施例的嵌入式微计算机单元(MCU)400。参考图4，该嵌入式MCU 400包含处理器内核410、总线主控器设备420、存储器控制器430、内部存储块440、第一与第二选择器435与445、以及存储器仿真模块450。所述存储器仿真模块450通过第一选择器435与存储器控制器430连接，并通过第二选择器445与内部存储块440连接。所述嵌入式MCU 400通过一个或多个输入/输出(I/O)引脚470与一个或多个外部存储器460连接。
图5示出了嵌入式MCU 400的内部结构(不含处理器内核410与总线主控器设备420)。参考图5，存储器仿真模块450包含地址映射寄存器451、地址解码器452、和存取控制信号转换器453。通过第二选择器445与存储器仿真模块450连接的内部存储块440包含只读存储/静态随机存取存储(ROM/SRAM)块441、FLASH(快闪)存储块442、同步动态随机存取存储(SDRAM)块443。所述内部存储块440通过第二选择器445与总线主控器设备420连接。因此，如果需要，总线主控器设备420可以将数据临时存储在内部存储块440中。
存储器控制器430包含静态存储器控制器431、NAND闪存控制器432和SDRAM控制器433。外部存储器460包含ROM/SRAM块461、NAND闪存块462和SDRAM块463。外部存储器460通过I/O引脚470a、470b、和470c而连接到嵌入式MCU 400。存储器仿真模块450还可以经由I/O引脚470d而与外部设备连接。
存储器仿真模块450中的地址映射寄存器451对存储器控制器430存取的内部存储块440中的区域进行设置，这是因为内部存储块440通常具有比外部存储器460小的容量。参考图示了嵌入式MCU 400的内部存储块440和存储器仿真模块450的一部分的图7，当初始存储在外部存储器460中的数据被加载到内部存储块440时，地址映射寄存器451存储控制信号CON和数据信号DATA，并将所述控制信号CON和数据信号DATA发送到内部存储块440。如图7所示，可以经由I/O引脚470da和470db从外部设备接收所述控制信号CON和数据信号DATA。返回参考图5，地址解码器452对输入到地址解码器452的存储器存取信号进行解码，以使得存储器控制器430存取由地址映射寄存器451设置的存储区域。
在图6中详细示出了存取控制信号转换器453。在直接存储器存取模式(测试模式)下，存取控制信号转换器453将外部存储器存取信号变换为如ROM/SRAM、FLASH、和SDRAM的对应存储器存取信号。该存取控制信号转换器453包含静态存储器信号转换器601，用于将外部存储器存取信号变换为用于存取内部存储块440中的ROM/SRAM 441或FLASH 442块的信号；和动态存储器信号转换器602，用于将外部存储器存取信号变换为用于存取所述内部存储块440中的SDRAM 443块的信号。返回参考图5，根据存储在内部存储块440中的测试向量的嵌入式MCU 400的运行结果经由I/O引脚470e并通过I/O控制器490输出。所述I/O控制器490可以连接到总线或第二选择器445。
因此，根据本发明的示范实施例，可以其实际运行速度测试嵌入式MCU400，这是因为当测试嵌入式MCU 400时，嵌入式MCU 400中包含的存储器仿真模块450将测试向量加载到内部存储块440中。
尽管已参考其示范实施例具体示出和描述了本发明，但是本领域普通技术人员应明白在不脱离以下权利要求限定的本发明的精神和范围的情况下，可在其中进行形式和细节的各种改变。
参照相关申请本申请要求2004年1月5日提交的韩国专利申请第2004-366号的优先权，其公开通过引用而全部合并在其中。
权利要求
1.一种嵌入式微计算机单元(MCU)，包含内部存储器，用于存储来自外部设备的测试向量；存储器控制器，用于控制所述内部存储器；和存储器仿真模块，用于在测试模式下，将测试向量存储到内部存储器中。
2.如权利要求1所述的嵌入式MCU，其中该存储器仿真模块包含地址映射寄存器，用于设置内部存储器中由该存储器控制器存取的区域；地址解码器，用于寻址内部存储器中由该存储器控制器存取的区域；以及存取控制信号转换器，用于将外部存储器存取信号变换为基于内部存储器类型的存取信号。
3.如权利要求2所述的嵌入式MCU，其中内部存储器的类型是只读存储器/静态随机存取存储器、快闪存储器、和同步动态随机存取存储器之一。
4.如权利要求2所述的嵌入式MCU，其中该存取控制信号转换器包含静态存储器信号转换器，用于将外部存储器存取信号变换为用于存取所述内部存储器中只读存储器/静态随机存取存储器和快闪存储器区域的信号；以及动态存储器信号转换器，用于将外部存储器存取信号变换为用于存取内部存储器中同步动态随机存取存储器区域的信号。
5.如权利要求1所述的嵌入式MCU，还包含第一选择器，用于将外部设备和存储器仿真模块连接到存储器控制器；以及第二选择器，用于将总线主控器设备和存储器仿真模块连接到内部存储器。
6.如权利要求1所述的嵌入式MCU，其中该存储器仿真模块连接在存储器控制器与内部存储器之间。
7.一种嵌入式微计算机单元(MCU)，包含总线，连接到处理器内核与总线主控器设备；内部存储器，连接到总线主控器设备，用于存储来自总线主控器设备的临时数据，并用于存储测试模式下的测试向量；存储器控制器，用于在处理器内核运行时，存取内部存储器和外部存储器之一；存储器仿真模块，连接在存储器控制器与内部存储器之间，用于在测试模式下，将测试向量存储在内部存储器中；第一选择器，用于将外部存储器和存储器仿真模块连接到存储器控制器；以及第二选择器，用于将总线主控器设备和存储器仿真模块连接到内部存储器。
8.如权利要求7所述的嵌入式MCU，其中该存储器仿真模块包含地址映射寄存器，用于设置内部存储器中由该存储器控制器存取的区域；地址解码器，用于寻址内部存储器中由该存储器控制器存取的区域；以及存取控制信号转换器，用于将外部存储器存取信号变换为基于内部存储器类型的存取信号。
9.如权利要求8所述的嵌入式MCU，其中内部存储器的类型是只读存储器/静态随机存取存储器、快闪存储器、和同步动态随机存取存储器之一。
10.如权利要求7所述的嵌入式MCU，还包含输入/输出(I/O)控制器，用于根据存储在内部存储器中的测试向量而输出测试结果。
11.一种测试嵌入式微计算机单元(MCU)的方法，包含接收用于测试嵌入式MCU的测试向量；利用存储器仿真模块设置内部存储器中用于存储测试向量的区域；产生用于存取内部存储器的设置区域的存取信号；将测试向量存储在内部存储器的设置区域中；根据存储在内部存储器中的测试向量对嵌入式MCU进行测试；以及输出测试结果。
12.如权利要求11所述的方法，还包含当来自外部设备的数据加载到内部存储器时，利用存储器仿真模块存储控制信号和数据信号，以及利用存储器仿真模块将所述控制信号和数据信号发送到内部存储器。
13.如权利要求11所述的方法，其中产生用于存取内部存储器的设置区域的存取信号的步骤包含将外部存储器存取信号变换为用于基于内部存储器的类型存取内部存储器的存取信号。
14.如权利要求13所述的方法，其中内部存储器的类型是只读存储器/静态随机存取存储器、快闪存储器、和同步动态随机存取存储器之一。
全文摘要
提供了一种利用存储器仿真模块的嵌入式微计算机单元(MCU)和一种测试该嵌入式MCU的方法。该嵌入式MCU包含内部存储器，连接到总线主控器设备，用于存储来自总线主控器设备的临时数据和测试模式下的测试向量；存储器控制器，用于在处理器内核运行时，存取内部存储器或外部存储器；和存储器仿真模块，连接在存储器控制器与内部存储器之间，用于在测试模式下，将测试向量存储到内部存储器中。
文档编号G06F11/22GK1637716SQ20051000397
公开日2005年7月13日 申请日期2005年1月5日 优先权日2004年1月5日
发明者朴镇权 申请人:三星电子株式会社