专利名称：图像角点快速提取方法及实现装置的制作方法
技术领域：
本发明涉及能实现图像角点快速提取的技术，具体地说是一种图像角点快速提取方法及实现装置，它可应用于图像匹配，目标描述与识别及运动估计、目标跟踪等领域。
背景技术：
图像匹配技术广泛应用于遥感图像处理、目标识别、图像重建、机器人视觉等领域中。基于图像特征点(例如角点、边缘点)的匹配是它的一个主要研究方向。由于角点对应于图像中信息含量高的位置，相对于原图而言，使用角点进行匹配计算能够大大减少计算量。因此它在图像匹配中能够有很大的应用。在算法的硬件实现过程中，目前大多数的方法都是基于微处理器结构的，即先将数据作奇偶场存储，再采用乒乓操作的方式将数据读出来作处理。这种方式不但硬件结构复杂，成本提高，而且从本质上说是一种串行的处理方式，没有实现真正意义上的实时处理。
图像并行处理技术是图像处理中的一个重要方面，是提高图像处理速度的最有效的技术。提高图像处理速度有两种最基本的方法一种是采用高速运算部件，另一种是运用并行计算。广义来讲，同时进行多像素的点处理属于区域性图像处理，也可认为是一种邻域像素的并行处理，其中邻域图像处理的速度是表征图像处理系统能力的一个重要指标，如何进行图像数据的邻域并行处理是从事图像处理的科技人员正在研究的问题。在图像角点提取的数据层处理中，主要是图像数据的邻域并行处理，即在对单一像素进行处理时，需要该像素的相邻像素参加才能够完成。目前还尚没有从运用高速运算器件及并行处理为基本出发点来实现角点提取的方法及硬件实现的报道。
发明内容
本发明的目的是提供一种结构简单，成本低，能实现真正意义上的实时处理的图像角点快速提取方法及实现装置。
本发明解决其技术问题所采用的技术方案如下
图像角点快速提取方法采用流水线连接和邻域图像并行阵列处理模式，所述流水线连接结构是提取过程中的处理单元按照顺序串连接在一起，即一个处理单元的输出和下一个处理单元的输入相连。所述提取过程包括图像输入、图像增强、图像滤波、图像二值化、图像腐蚀、图像角点提取七个处理单元；所述图像角点提取单元为移位寄存器和寄存器的并行阵列连接方式，来自前级图像腐蚀的数据并行输入给多个移位寄存器，每一个移位寄存器的输出信号经多个寄存器送至邻域逻辑单元，其处理结果给图像显示单元。
本发明原理所述图像角点提取单元的数据采用邻域图像并行阵列连接，进行并行处理，数据由移位寄存器和寄存器组成的并行阵列结构进行缓存，同时并行的从缓存中读出数据，达到并行的实时处理；即同时接受输入信息，任务执行完毕，所有的寄存器同时产生输出。
其实现装置以可编程逻辑门阵列为核心，由电源模块提供电源，外部视频输入后分成三个分支经图像输入单元至可编程逻辑门阵列输入端，所述图像输入单元由前端预处理电路、A/D转换电路构成；并分别经同步分离电路和视频叠加电路至可编程逻辑门阵列输入端；可编程逻辑门阵列所输出的角点位置信息与原始视频叠加后经视频叠加电路至外部图像显示单元；可编程逻辑门阵列的外围电路还包括与之相连的复位电路、可编程逻辑门阵列烧写电路、外部的数字信号处理器接口、外部的时钟电路；A/D转换电路的AD转换时钟信号来自可编程逻辑门阵列；所述可编程逻辑门阵列中包含图像角点提取过程中的图像增强单元、图像滤波单元、图像二值化单元、图像腐蚀单元、图像角点提取单元，其中图像二值化单元输入端与来自A/D转换电路的原始数据相连，图像增强单元输出经图像滤波单元至图像二值化单元，图像腐蚀单元接受图像二值化单元产生的二值数据，其输出至图像角点提取单元，图像角点提取单元输出端与视频叠加电路相接；可编程逻辑门阵列中还包含产生其工作时钟的时钟模块，图像区域选择模块，存储控制模块，其中时钟模块接受外部的时钟电路的信号，输出为其它单元提供时钟基准；图像区域选择模块接收同步分离电路的控制信号，并对其进行计数，产生出图像中要处理的区域，输出信号接至图像增强单元；所述存储控制模块接收同步分离电路和时钟电路的信号，以及所述区域选择模块的区域选择信号，存储控制模块所产生的控制信号分别接至图像增强单元、图像滤波单元、图像腐蚀单元、图像角点提取单元；所述图像角点提取单元为由移位寄存器和寄存器组成的并行阵列结构，包括阵列控制逻辑模块、第1～3移位寄存器、第1～9寄存器和邻域逻辑单元，阵列控制逻辑模块的控制信号与来自前级图像腐蚀单元的数据分别作为第1～3移位寄存器的输入信号，第1移位寄存器输出依次接入第1～3移位寄存器，第2移位寄存器输出依次接入第4～6移位寄存器，第3移位寄存器输出依次接入第7～9移位寄存器，第3移位寄存器、第6移位寄存器及第9移位寄存器的输出信号分别接入邻域逻辑单元的输入端，邻域逻辑单元对图像角点提取进行乘加运算，其处理结果给图像显示单元。
本发明的有益效果是1.能实现真正意义上的实时处理。本发明采用流水线连接和邻域图像并行阵列处理模式，可以准确、实时的提取出目标图像的角点信息。
2.运行稳定。本发明采用高速的现场可编程逻辑门阵列，可以稳定且方便地实现对图像角点提取的功能。
3.集成度高。考虑到图像处理的实时性，本发明采用高速的现场可编程逻辑门阵列作为硬件平台来实现此处理。由于目前可编程逻辑门阵列的逻辑门数已经达到了几十万门，并且其中集成了大量的存储单元，可作为缓存来存储数据以达到此算法的处理并行性。
4.结构简单，本发明采用可编程逻辑门阵列，由于集成度高，大大减化了电路的结构；且具有使用灵活方便的特点。
图1为本发明方法中处理单元流水线连接模式。
图2为图1中图像角点提取的并行阵列并行处理连接模式。
图3为本发明图像角点提取实现装置电路原理图。
图4为图3中可编程逻辑门阵列原理图。
图5为图4中图像角点提取单元原理图。
具体实施例方式
下面通过结合附图对本发明作进一步详细说明。
本发明方法采用流水线连接和邻域图像并行阵列处理模式，如图1所示，所述流水线连接结构是提取过程中的处理单元按照顺序串连接在一起，即一个处理单元的输出和下一个处理单元的输入相连。所述图像角点提取过程包括图像输入、图像增强、图像滤波、图像二值化、图像腐蚀、图像角点提取七个处理单元；也就是将提取过程看成任务，一个大的任务可以分解为一些复杂性大致相同的小任务，而且这些任务都可以独立完成。
数字化的图像数据流水地经过各个处理单元，当流水线充满之后，从系统的输入端向系统的输出端看去，各个处理单元都在执行着各自的功能，其中角点提取单元在并行地处理着数据(参见图2)。随着图像输入数据的结束，角点信息实现了并行处理。
如图2所示，所述图像角点提取单元的数据采用邻域图像并行阵列连接，进行并行处理，对将要处理的数据进行缓存，同时并行的从缓存中读出数据，达到并行的实时处理；即同时接受输入信息，任务执行完毕，所有的图像角点提取单元同时产生输出。所述图像角点提取单元为移位寄存器和寄存器的并行阵列连接方式，来自前级图像腐蚀的数据并行输入给多个移位寄存器，每一个移位寄存器的输出信号经多个寄存器送至邻域逻辑单元，其处理结果给图像显示单元。
本发明所述来自前级的数据并行的从数据缓存中读出，经过移位寄存器打入到各个寄存器单元，这些单元并行地接受数据，实现了数据的并行处理。数据缓存的级数和寄存器单元的个数由图像处理算法模板大小而定。
如图3所示，本发明方法的实现装置以可编程逻辑门阵列U33为核心(可采用CPLD或FPGA芯片，本实施例采用FPGA)，由电源模块U1提供电源，外部视频输入后分成三个分支经图像输入单元至可编程逻辑门阵列U33输入端，所述图像输入单元由前端预处理电路U3、A/D转换电路U4构成；并分别经同步分离电路U5和视频叠加电路U6至可编程逻辑门阵列U33输入端。在可编程逻辑门阵列U33中进行角点提取的运算，计算出的角点位置信息与原始视频叠加后输出经视频叠加电路U6至外部图像显示单元U7。可编程逻辑门阵列U33的外围电路还包括与之相连的复位电路U8、可编程逻辑门阵列烧写电路U9、外部的数字信号处理器接口U10、外部的时钟电路U2；A/D转换电路U4的AD转换时钟信号来自可编程逻辑门阵列U33。
如图4所示，所述可编程逻辑门阵列U33中包含图像角点提取过程中的图像增强单元U14、图像滤波单元U15、图像二值化单元U16、图像腐蚀单元U17、图像角点提取单元，其中图像二值化单元U16输入端与来自A/D转换电路U4的原始数据相连，图像增强单元U14输出经图像滤波单元U15至图像二值化单元U16，图像腐蚀单元U17接受图像二值化单元U16产生的二值数据，其输出至图像角点提取单元，图像角点提取单元输出端与视频叠加电路U6相接。
可编程逻辑门阵列U33中还包含产生其工作时钟的时钟模块U11，图像区域选择模块U12，存储控制模块U13，其中时钟模块接受外部的时钟电路U2的信号，输出为其它单元提供时钟基准；图像区域选择模块U12接收同步分离电路U5的控制信号，并对其进行计数，产生出图像中要处理的区域，输出信号接至图像增强单元U14；所述存储控制模块U13接收同步分离电路U5和时钟电路U2的信号，以及所述区域选择模块U12的区域选择信号，存储控制模块U13所产生的控制信号分别接至图像增强单元U14、图像滤波单元U15、图像腐蚀单元U16、图像角点提取单元。
本实施例图像角点提取单元(参见图5)为由移位寄存器和寄存器组成的并行阵列结构，包括阵列控制逻辑模块U19、第1～3移位寄存器U20～U22、第1～9寄存器U23～U31和邻域逻辑单元U32，阵列控制逻辑模块U19的控制信号与来自前级图像腐蚀单元U17的数据分别作为第1～3移位寄存器U20～U22的输入信号，第1移位寄存器U20输出依次接入第1～3移位寄存器U23～25，第2移位寄存器U21输出依次接入第4～6移位寄存器U26～U28，第3移位寄存器U22输出依次接入第7～9移位寄存器U29～U31，第3移位寄存器25、第6移位寄存器U28及第9移位寄存器U31的输出信号分别接入邻域逻辑单元U32的输入端，邻域逻辑单元U32对图像角点提取进行乘加运算，其处理结果给图像显示单元。
权利要求
1.一种图像角点快速提取方法，其特征是采用流水线连接和邻域图像并行阵列处理模式，所述流水线连接是将提取过程中的处理单元按照顺序串连接在一起；所述图像角点提取过程单元包括图像输入、图像增强、图像滤波、图像二值化、图像腐蚀、图像角点提取；所述图像角点提取单元的数据采用邻域图像并行阵列连接方式，进行并行处理，对将要处理的数据进行缓存，同时并行的从缓存中读出数据，达到并行的实时处理；即同时接受输入信息，任务执行完毕，所有的图像角点提取单元中的寄存器同时产生输出。
2.按照权利要求1所述图像角点提取方法，其特征是所述图像角点提取单元为移位寄存器和寄存器的并行阵列连接方式，来自前级图像腐蚀的数据并行输入给多个移位寄存器，每一个移位寄存器的输出信号经多个寄存器送至邻域逻辑单元，其处理结果给图像显示单元。
3.一种按照权利要求1所述图像角点提取方法的实现装置，其特征是以可编程逻辑门阵列(U33)为核心，由电源模块(U1)提供电源，外部视频输入后分成三个分支经图像输入单元至可编程逻辑门阵列(U33)输入端，所述图像输入单元由前端预处理电路(U3)、A/D转换电路(U4)构成；并分别经同步分离电路(U5)和视频叠加电路(U6)至可编程逻辑门阵列(U33)输入端；可编程逻辑门阵列(U33)所输出的角点位置信息与原始视频叠加后经视频叠加电路(U6)至外部图像显示单元(U7)；可编程逻辑门阵列(U33)的外围电路还包括与之相连的复位电路(U8)、可编程逻辑门阵列烧写电路(U9)、外部的数字信号处理器接口(U10)、外部的时钟电路(U2)；A/D转换电路(U4)的AD转换时钟信号来自可编程逻辑门阵列(U33)。
4.按照权利要求3所述图像角点提取方法的实现装置，其特征是所述可编程逻辑门阵列(U33)中包含图像角点提取过程中的图像增强单元(U14)、图像滤波单元(U15)、图像二值化单元(U16)、图像腐蚀单元(U17)、图像角点提取单元，其中图像二值化单元(U16)输入端与来自A/D转换电路(U4)的原始数据相连，图像增强单元(U14)输出经图像滤波单元(U15)至图像二值化单元(U16)，图像腐蚀单元(U17)接受图像二值化单元(U16)产生的二值数据，其输出至图像角点提取单元，图像角点提取单元输出端与视频叠加电路(U6)相接；可编程逻辑门阵列(U33)中还包含产生其工作时钟的时钟模块(U11)，图像区域选择模块(U12)，存储控制模块(U13)，其中时钟模块接受外部的时钟电路(U2)的信号，输出为其它单元提供时钟基准；图像区域选择模块(U12)接收同步分离电路(U5)的控制信号，并对其进行计数，产生出图像中要处理的区域，输出信号接至图像增强单元(U14)；所述存储控制模块(U13)接收同步分离电路(U5)和时钟电路(U2)的信号，以及所述区域选择模块(U12)的区域选择信号，存储控制模块(U13)所产生的控制信号分别接至图像增强单元(U14)、图像滤波单元(U15)、图像腐蚀单元(U16)、图像角点提取单元。
5.按照权利要求3所述图像角点提取方法的实现装置，其特征是所述图像角点提取单元为由移位寄存器和寄存器组成的并行阵列结构，包括阵列控制逻辑模块(U19)、第1～3移位寄存器(U20～U22)、第1～9寄存器(U23～U31)和邻域逻辑单元(U32)，阵列控制逻辑模块(U19)的控制信号与来自前级图像腐蚀单元(U17)的数据分别作为第1～3移位寄存器(U20～U22)的输入信号，第1移位寄存器(U20)输出依次接入第1～3移位寄存器(U23～U25)，第2移位寄存器(U21)输出依次接入第4～6移位寄存器(U26～U28)，第3移位寄存器(U22)输出依次接入第7～9移位寄存器(U29～U31)，第3移位寄存器(U25)、第6移位寄存器(U28)及第9移位寄存器(U31)的输出信号分别接入邻域逻辑单元(U32)的输入端，邻域逻辑单元(U32)对图像角点提取进行乘加运算，其处理结果给图像显示单元。
全文摘要
本发明公开一种图像角点快速提取方法及实现装置。它采用流水线连接和邻域图像并行阵列处理模式，所述流水线连接是将提取过程中的单元按照顺序串连接在一起；图像角点提取过程处理单元包括图像输入、图像增强、图像滤波、图像二值化、图像腐蚀、图像角点提取；图像角点提取单元的数据采用邻域图像并行阵列连接方式，进行并行处理，对将要处理的数据进行缓存，同时并行的从缓存中读出数据，达到并行的实时处理；即同时接受输入信息，任务执行完毕，所有的图像角点提取单元中的寄存器同时产生输出。采用本发明能实现真正意义上的并行图像处理。
文档编号G06T1/00GK1979527SQ20051004796
公开日2007年6月13日 申请日期2005年12月9日 优先权日2005年12月9日
发明者杨光宇, 佟新鑫, 王庆山, 刘晓安, 张心宇 申请人:中国科学院沈阳自动化研究所