专利名称：基于pci总线的基带处理装置的制作方法
技术领域：
本发明涉及一种基站基带处理器，尤其涉及一种基于PCI总线的基带处理装置。
背景技术：
移动通信系统基站的基带处理单元的处理器部分由通信控制器和DSP(Digital Signal Processor，数字信号处理器)阵列构成，如图1所示。从基带处理单元的功能需求方面考虑，通信控制器与DSP阵列间需要实现主机接口及数据传递的双重功能。
由图1可知，图示的DSP阵列包括两片DSP，DSP包括有HPI(host-port Interface，主机端口接口)和EMIF(外部内存接口)，各DSP通过HPI连接于通信控制器的本地总线(Local Bus)或60X总线，实现通信控制器与DSP阵列的数据通信。系统上电后，通过通信控制器下载程序到DSP阵列。因为通常情况下，DSP阵列不配备非易失存储器，只在通信控制器的存储器总线配备非易失存储器而用于存储程序和数据，DSP阵列的应用程序以数据的形式存储在通信控制器的非易失存储器中。上电时，通信控制器自举(boot)后，将DSP阵列的程序通过通信控制器与DSP的接口下载到DSP。
图中的DSP1、DSP2可采用TI公司的C64X，通信控制器可采用Freescale公司的MPC82xx。DSP阵列包括一片或多片DSP，图示中为简化起见，只列出了两片，以说明DSP与通信控制器的互连拓扑结构类型。
系统正常工作时，DSP完成主要的信号处理功能(包括码片级和符号级的信号处理)，通信控制器完成一些协议及与传输相关的处理功能。通信控制器与DSP之间需要建立数据传递的通路。
但现有的基站的基带处理器单元的结构存在以下问题1、HPI是TI公司DSP的主机接口总线，是一个专用总线。Freescale公司的通信控制器MPC82XX的60X总线(或local bus，总线协议与60X总线相同)也是一个专用总线。专用总线的缺点是依赖于处理器，当变更处理器时，系统架构要重新设计，这束缚了基带处理器单元的结构；2、当通信控制器的60X总线(或local bus)与DSP的HPI总线相连接时，两个专用总线的不匹配(60X总线或local bus是同步总线，HPI是异步总线)，尽管当60X总线(或local bus)设置为66MHz、32bit时，最大带宽理论可达为264MB/s，但两者配合时实测的数据传输带宽大概只有40MB/s；3、HPI是从接口，尽管主机(通信控制器)和从机(DSP)都可以发起数据传输，并产生相应的中断通知对方，但数据只能存放在从机(DSP)的存储器中。当DSP发送数据给通信控制器时，传输效率较低或者中断开销较大。具体分析如下DSP首先将数据写入DSP对应的存储空间内，然后通过HPI中断通知通信控制器。如果数据量较小，通信控制器会直接通过HPI读取，基于前述第2条中所列的原因，传输效率较低。如果数据量较大，通信控制器在收到中断后，通常会在ISR(中断服务程序)中启动一个DMA(直接存储器存取)搬移过程，在DMA搬移结束后，通信控制器会再次收到一个中断。尽管DMA搬移过程中通信控制器可以并行进行其他处理，但两次中断开销的代价相对而言还是比较高的，影响了处理速度；4、通信控制器与DSP之间也可以使用各自的存储器总线，通过双端口的存储器(DPRAM或FIFO)实现高速通信，如图1中DSP2所连接的。但是因为增加额外的器件，造成整体成本较高；5、当通信控制器与多片DSP的HPI连接时，可能还需要额外的译码逻辑，因此成本较高。
发明内容
针对上述现有基站的基带处理器单元结构设计中所存在的问题和不足，本发明的目的是提供一种带宽较大、成本低、易维护及设计方案简单的基于PCI总线的基带处理装置。
本发明是这样实现的一种基于PCI总线的基带处理装置，包括有通信控制器和数字信号处理器阵列，所述通信控制器、数字信号处理器均包括有PCI接口，所述通信控制器与数字信号处理器阵列通过PCI总线接口连接。
优选地，该装置还可包括PCI桥接芯片，当数字信号处理器的数量超出通信控制器PCI接口数量时，该PCI桥接芯片连接于所述通信控制器和数字信号处理器阵列之间，用于扩展PCI接口。
优选地，该装置的每一级PCI总线还包括PCI仲裁器，该PCI仲裁器可内嵌于所述通信控制器或PCI桥接芯片，或者作为独立器件；所述数字信号处理器阵列的各数字信号处理器及PCI桥接芯片分别连接于该级PCI总线的PCI仲裁器，所述PCI仲裁器响应各数字信号处理器或PCI桥接芯片的占用总线请求，并按相应的优先级进行总线占用分配。这里，所述PCI仲裁器也可以是电可擦除可编程逻辑器件或可编程逻辑器件。
优选地，所述通信控制器还包括有非易失存储器，用于存储所述数字信号处理器的应用程序及相关协议；所述通信控制器启动后，由该通信控制器将所述应用程序通过PCI接口下载到所述数字信号处理器。
优选地，所述通信控制器和数字信号处理器均可以主动发起数据传送，与该PCI总线连接的设备均可作为接收方。
优选地，所述通信控制器或数字信号处理器发起数据传送时，采用直接存储器存取方式，通过发送方处理器的直接存储器存取(DMA)控制器直接发送至相应的目的地址，不需要处理器或中间媒介的干预，利用该直接存储器存取方式仅产生一次中断开销即可完成数据的发送。
优选地，所述数字信号处理器阵列包括一个或一个以上的数字信号处理器，其分别并行连接于所述通信控制器。
本发明的所有数字信号处理器均设有PCI接口，通信控制器同样也设有PCI接口，通信控制器和数字信号处理器阵列之间通过PCI总线接口实现连接，当数字信号处理器的数量较多时，可通过在通信控制器和数字信号处理器之间设置PCI桥接芯片来实现扩展连接。
具体而言，本发明具有以下优点1、本发明基于单一的PCI数据通路，实现了通信控制器与DSP阵列间的主机接口功能和消息传递功能；2、通信控制器内嵌PCI仲裁器，PCI支持即插即用，无需额外的译码逻辑；3、PCI总线是一个全同步总线，当配置成33MHz、32bit时，峰值传送速率为132MB/s；当配置成66MHz、32bit时，峰值传送速率为264MB/s。当用于消息传递时，远高于传统的HPI的解决方案；而成本又较基于双端口存储器的方案低，硬件设计难度低；4、PCI总线是多主总线，通信控制器和DSP都可以主动发起数据传送，接收方可以是PCI总线上任意处理器及其他从设备，这样，DSP之间也可以互相发送数据，原有HPI方案中，DSP之间是无法通过HPI互相发送消息的。数据发送可采用DMA方式，直接发送到接收处理器的存储器中，传输效率高，只产生一次中断开销；5、本发明数据处理器均基于标准的PCI总线而连接，通常大多数通信控制器和DSP的产品系列中都有支持PCI的主流器件，当替换通信控制器和/或DSP时，选用支持PCI总线的器件直接替换即可，无需调整系统架构，非常方便。
图1是现有的基站基带处理单元的结构示意图；图2是本发明的结构示意图。
具体实施例方式
如图2所示，本发明包括有通信控制器和数字信号处理器阵列，通信控制器包括有PCI接口和60X总线接口(或者local bus)，所有的数字信号处理器均包括有PCI接口和外部内存接口(EMIF)，通信控制器与数字信号处理器阵列通过PCI接口连接，以实现PCI总线的连接。其中，60X总线接口及外部内存接口可用于连接外部存储器。本发明是基于标准的局部总线——PCI构建而成的。
为简化起见，图中只列出了两片DSP，实际系统中可以根据需要，设置任意数目的DSP。本发明的DSP是指带有PCI总线接口的任意DSP，可采用TI公司C6416、C6415型号的DSP，但并不限于该类型的DSP。同样的，通信控制器是指带有PCI总线接口的通信控制器，可采用Freescale公司的MPC8280、MPC8275型号的，但并不限于该类型。
当通信控制器连接的DSP数量较多时，可通过PCI桥接芯片(图中虚线框内)来完成DSP连接的扩展，如图2所示，本发明可通过PCI桥接芯片扩展为多级PCI总线的结构。PCI桥接芯片连接于通信控制器和数字信号处理器阵列之间。
本发明还包括用于PCI总线分配的PCI仲裁器(图中未示出)，该PCI仲裁器可内嵌于通信控制器。数字信号处理器阵列的各数字信号处理器各有自己独立的总线请求线、总线允许线、总线时钟信号及总线复位信号等与总线仲裁器相连，而数字信号处理器相互间没有任何控制关系。仲裁器直接识别数字信号处理器的请求，并根据一定的优先级仲裁算法选中一个数字信号处理器，向它直接发出总线允许信号。这里，PCI仲裁器也可为电可擦除可编程逻辑器件(EPLD)或可编程逻辑器件(FPGA)。提出仲裁请求的除了数字信号处理器外，还可能包括连接到该级PCI总线的PCI桥接芯片的主总线(Primary Bus)。
本发明需要使用PCI桥接芯片时，为多级PCI总线结构。本发明的每级PCI总线的一侧可连接通信控制器或1个PCI桥接芯片的从属总线(Secondary Bus)，另一侧连接0至多个PCI桥接芯片的主总线(PrimaryBus)和/或1至多个数字信号处理器。即图2所示的结构具有多级延展性。PCI仲裁器也可内嵌于该PCI桥接芯片，即内嵌于该PCI桥接芯片的从属总线(Secondary Bus)一侧。内嵌结构可使本发明结构紧凑、体积小。若不考虑结构问题，本发明的PCI仲裁器也可作为独立的器件使用。
通常情况下，DSP阵列不配备非易失存储器，只在通信控制器的存储器总线配备非易失存储器用于存储程序和数据，DSP阵列的程序以数据的形式存储在通信控制器的非易失存储器中。系统上电通信控制器自举后，将DSP阵列的程序通过PCI主机接口下载到DSP，非常快捷。这样，DSP即可完成码片级和符号级的信号处理；而通信控制器可完成一些协议及与传输相关的处理功能。
通信控制器读取数字信号处理器中的缓存数据时，采用直接存储器存取(DMA)方式，该DMA方式进行数据存取时不需要CPU进行干预，可提高系统执行应用程序的效率。而且，数据可直接在源地址和目的地址之间传送，不需要中间媒介。本发明仅产生一次中断开销，提高了数据处理效率。本发明采用PCI总线一个数据通路，实现了基站基带处理单元中通信控制器与DSP阵列间的主机接口及数据传递两个功能。并且，大多数通信控制器和DSP的产品系列中都有支持PCI的主流器件，当替换通信控制器和/或DSP时，选用支持PCI总线的器件直接替换即可，无需调整系统架构，非常方便。
本发明的通信控制器和数字信号处理器均可以主动发起数据传送，与该PCI总线连接的任何设备均可作为接收方。这样，DSP之间也可以互相发送数据。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，本领域技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种基于PCI总线的基带处理装置，包括有通信控制器和数字信号处理器阵列，其特征在于，所述通信控制器、数字信号处理器均包括有PCI接口，所述通信控制器与数字信号处理器阵列通过PCI总线接口连接。
2.根据权利要求1所述的基于PCI总线的基带处理装置，其特征在于，该装置还可包括PCI桥接芯片，当数字信号处理器的数量超出通信控制器PCI接口数量时，该PCI桥接芯片连接于所述通信控制器和数字信号处理器阵列之间，用于扩展PCI接口。
3.根据权利要求2所述的基于PCI总线的基带处理装置，其特征在于，该装置的每一级PCI总线还包括PCI仲裁器，该PCI仲裁器可内嵌于所述通信控制器或PCI桥接芯片，或者作为独立器件；所述数字信号处理器阵列的各数字信号处理器及PCI桥接芯片分别连接于该级PCI总线的PCI仲裁器，所述PCI仲裁器响应各数字信号处理器或PCI桥接芯片的占用总线请求，并按相应的优先级进行总线占用分配。
4.根据权利要求1所述的基于PCI总线的基带处理装置，其特征在于，所述通信控制器还包括有非易失存储器，用于存储所述数字信号处理器的应用程序及相关协议；所述通信控制器启动后，由该通信控制器将所述应用程序通过PCI接口下载到所述数字信号处理器。
5.根据权利要求3所述的基于PCI总线的基带处理装置，其特征在于，所述PCI仲裁器也可以是电可擦除可编程逻辑器件或可编程逻辑器件。
6.根据权利要求1所述的基于PCI总线的基带处理装置，其特征在于，所述通信控制器和数字信号处理器均可以主动发起数据传送，与该PCI总线连接的设备均可作为接收方。
7.根据权利要求1所述的基于PCI总线的基带处理装置，其特征在于，所述通信控制器或数字信号处理器发起数据传送时，采用直接存储器存取方式，通过发送方处理器的直接存储器存取控制器直接发送至相应的目的地址，仅产生一次中断开销即可完成数据的发送。
8.根据权利要求1至7中任一权利要求所述的基于PCI总线的基带处理装置，其特征在于，所述数字信号处理器阵列包括一个或一个以上的数字信号处理器，其分别并行连接于所述通信控制器。
全文摘要
本发明公开了一种基于PCI总线的基带处理装置，包括有通信控制器和数字信号处理器阵列，所述通信控制器、数字信号处理器均包括有PCI接口，所述通信控制器与数字信号处理器阵列通过PCI总线接口连接。当通信控制器连接的DSP数量较多时，可通过PCI桥接芯片来完成DSP连接的扩展。本发明的带宽较大、成本低、易维护及设计方案简单。
文档编号G06F13/20GK1912859SQ20051009016
公开日2007年2月14日 申请日期2005年8月11日 优先权日2005年8月11日
发明者马卫国 申请人:大唐移动通信设备有限公司