专利名称：视音频嵌入式开发平台的制作方法
技术领域：
本发明涉及一种视音频嵌入式开发平台，该平台具有完善的视频、音频以及各种用户数据接口，结构设计简洁，自带15寸液晶显示屏。该平台可以作为数字视频音频处理实验平台，完成实验或者教学演示功能；其次可以利用对用户开放的标准系统对外总线和丰富的数据接口，基于本平台进行数字视频音频嵌入式系统的二次开发；另外，还可以利用系统的可编程特性，在不改变硬件的基础上，进行专用嵌入式软件开发或者视频音频产品的样机研制工作。
背景技术：
数字视音频产业作为电子信息产业的重大组成部分之一，近年来的发展势头不容低估。有数据预测，到2008年，中国数字视音频产业年产值将达到9000亿元，超过通信产业跃居信息业首位；而到2010年，视音频产业将达1.5万亿元，成为国民经济的第一大支柱；同时，传统的微处理单元(MCU)和标准数字逻辑电路(ASSP)供应商市场份额逐年下降，现场可编程器件(FPGA)会更大规模的应用，而不断改进的FPGA支持工具，使基于FPGA芯片的嵌入式系统设计提升速度，出现了基于FPGA的嵌入式系统EDA平台，从普及意义上来讲，它的出现使基于FPGA设计嵌入式系统成为可能。近几年随着可编程片上系统(SOPC)概念的提出，从软件和硬件两方面推动了嵌入式系统设计的方法和内涵；而Niosll软核的提出，满足了嵌入式系统对软硬核双可编程的需求，因此嵌入式系统技术也随之进入了软核(Soft Core)时代。
但是目前的各种嵌入式系统开发板，要么是基于比较低档次处理器芯片的学习板，只能做一些简单编程学习，无法进行视音频开发，如果是基于比较高档次处理器芯片的学习板，则接口都不够丰富，特别是视频、音频接口尤其缺乏，用户也只能进行相关软件学习，硬件不支持用户的二次开发，同时也不提供视频显示用的大尺寸液晶屏，这些缺陷使得这些开发板无法实现特定针对视音频信号处理的嵌入式系统设计与学习。
据相关检索调研，目前高校课程中，与现代视音频技术相关的内容比较少，而相应的实践课程更加缺乏，另外，科技类公司在数字视频音频产品的研发过程中，硬件平台的重用性很低，不利于产品成本控制以及产品的快速研发上市。相关技术的发展，无论从高校学生的实践和动手能力培养，还是科技公司里产品的不断推陈出新等方面来讲，都要求我们在数字视频音频系统设计方面的的设计方法和设计水平能够随着技术的发展而发展。
发明内容
本发明的目的在于针对已有技术存在的缺陷，提供一种视音频嵌入式开发平台，该平台具有完善的视频、音频以及各种用户数据接口，结构设计简洁，自带15寸液晶显示屏。该平台可以作为数字视频音频处理实验平台，完成多种视音频实验或者教学演示功能；其次可以利用对用户开放的标准系统对外总线和丰富的数据接口，基于本平台进行数字视频音频嵌入式系统的二次开发；另外，还可以利用系统的可编程特性，在不改变硬件的基础上，进行专用嵌入式软件开发或者视频音频产品的样机研制工作。
为实现上述目的，本发明采用下述技术方案一种视音频嵌入式开发平台，包括一个铝合金结构盒体、设置于该铝合金结构盒体翻盖上的液晶显示屏、设置于该铝合金结构盒体内的线路板及其上的电子元器件，其特征在于电路由主控模块、差分视频信号生成与切换模块、标准系统对外总线模块、视频输入模块、音频输入输出模块、显示模块和通信模块组成，其电路结构是标准系统对外总线模块分别与主控模块、差分视频信号生成与切换模块、视频输入模块、音频输入输出模块和通信模块相连，差分视频信号生成与切换模块分别与主控模块、标准系统对外总线模块和显示模块相连；采用大规模可编程器件FPGA芯片作为系统的主控模块的核心，支持NiosII软核植入，同时外接了多种存储器芯片，支持程序存储、数据存储和缓冲；采用160个引脚的标准系统对外总线，完全对用户开放；系统支持多种视频音频接口以及对外通信接口，支持用户基于该平台的数字视频音频电路嵌入式系统二次开发；采用低电压高速差分LVDS视频信号传输方式，减少了视频干扰，支持在显示模块中的液晶显示屏上实时显示视频图像。
上述标准系统对外总线模块通过DAV接口与主控模块相连，通过LVDS接口与差分视频信号生成与切换模块相连，通过DVB接口与视频差分信号生成与视频输入模块相连，通过DAB接口与音频输入输出模块相连，通过CB接口与通信模块相连，组成了完整的视频、音频以及各种对外通信接口。
上述差分视频信号生成与切换模块通过VoC接口与主控模块相连，通过LVDS接口与标准系统对外总线模块相连，通过LVDS接口与显示模块相连，组成了该平台的系统处理、存储及显示通道。
上述主控模块采用大规模FPGA芯片EP1C6Q240C8为主控芯片。
上述差分视频信号生成与切换模块采用DS90C385差分视频生成芯片，采用DS90CP22差分视频切换芯片。
上述标准系统对外总线模块采用双排160个引脚的标准插座。
上述视频输入模块采用SAA7111视频解码芯片，支持两路模拟视频信号输入，一路S端子分量视频信号输入。
上述音频输入输出模块采用符合AC’97音频标准的CS4297音频编解码芯片，支持一路麦克风输入，一路线性输入，一路线性输出，一路S/PDIF标准音频输出。
上述显示模块采用15寸液晶显示器。
本发明与现有相关技术相比较，具有如下显而易见的突出实质性特点和显著优点1、支持用户可控的多种格式视频信号输入、输出并显示，为系统以及用户的二次开发提供完善的视频信号源。2、支持AC’97音频标准信号的音频信号输入与输出，为系统以及用户的二次开发提供完善的音频信号源。3、支持CF卡等多种存储器，存储容量大，可插拔，与个人电脑接口兼容。4、标准系统对外总线完全对用户开放，提供了视频、音频以及其他数据通信接口，为用户二次开发提供了统一的接口标准，配置简便。5、15寸高清晰度液晶显示，为系统以及用户的二次视频开发提供了完善的显示通道。6、支持多路差分(LVDS)视频信号生成、传输、切换与显示，保证了视频信号的清晰度。
图1系统结构示意图。
图2系统单元总体框图。
图3主控模块结构示意图。
图4差分视频信号生成与切换模块结构示意图。
图5通信模块结构示意图。
具体实施例方式
本发明的一个优选实施例结合附图详述如下
本视音频嵌入式开发平台的结构如图1所式，包含有一个铝合金结构盒体(1)、设置于该铝合金结构盒体翻盖上的液晶显示屏(2)、设置于该铝合金结构盒体内的线路板(3)及其上的电子元器件(4)。
参见图2，本视音频嵌入式开发平台的电路系统由主控模块(5)、差分视频信号生成与切换模块(6)、标准系统对外总线模块(7)、视频输入模块(8)、音频输入输出模块(9)、显示模块(10)和通信模块(11)组成。由于其信号交换顺序不同，可以将其分为两部分实施，一部分为系统对外数据交换与管理；另一部分为系统对内数据交换与处理。
系统对外数据交换与管理部分，以标准系统对外总线为核心。标准系统对外总线模块(7)通过DAV接口与主控模块(5)相连；标准系统对外总线模块(7)通过LVDS接口与差分视频信号生成与切换模块(6)相连；标准系统对外总线模块(7)通过DVB接口与视频差分信号生成与视频输入模块(8)相连；标准系统对外总线模块(7)通过DAB接口与音频输入输出模块(9)相连；标准系统对外总线模块(7)通过CB接口与通信模块(11)相连；组成了完整的视频、音频以及各种对外通信接口，标准系统对外总线对用户完全开放，支持用户基于该平台的二次嵌入式系统设计。根据系统的工作方式设置，标准系统对外总线通过DVB接口接收经过视频输入模块(8)解码后的数字视频信号，对用户开放；标准系统对外总线通过DAB接口接收经过音频输入输出模块(9)解码后的数字音频信号，对用户开放，同时通过DAB接口将数字音频信号经由音频输入输出模块(9)编码并实时播放；标准系统对外总线通过CB接口经由通信模块(11)与上位机或者其它外置通信模块进行各项数据通信，包括串行口通信、USB通信、以太网通信以及连接键盘；标准系统对外总线通过DAV接口向主控模块(5)提供数字视频音频信号以及其他相关数据；标准系统对外总线通过LVDS接口与差分视频信号生成与切换模块(6)进行差分视频信号的交换。在本实施例中，系统中所有的视频、音频以及其他数据信息都是通过标准系统对外总线输入系统，同时系统处理后，除用于显示的视频以外，其他的视频、音频以及相关数据信息也是通过标准系统对外总线输出系统，从而实现整个系统的数据输入、输出都是由标准系统对外总线管理，这样处理既可以使得系统的数据信息集中管理，同时也为用户的二次开发提供了标准的接口和足够的便利，增加了该平台的可塑性与普遍适应性。
系统对内数据交换与处理部分，以主控模块(5)中的CycloneFPGA芯片为核心，利用其内部众多的逻辑单元以及植入的NiosII软核完成系统控制和数据处理任务。主控模块如图3所示，主控FPGA芯片(12)采用EP1C6Q240C8芯片，内部包含5980个逻辑单元，支持NiosII软核植入。EP1C6Q240C8通过DAV接口与标准系统对外总线模块(7)相连，接收来自标准系统对外总线上的数字视频、音频以及其它数据信息，并根据用户的需求进行相关数据处理，然后通过VoC接口输出处理后的视频数据到差分视频信号生成与切换模块(6)，进行差分视频信号的生成；EP1C6Q240C8外部配置了FLASH存储器(13)，即可以存储器系统的硬件配置程序也可以存储NiosII软核中的可执行文件，同时还可以存储其他的用户数据；SRAM存储器(14)作为NiosII软核中可执行文件的运行环境；SDRAM存储器(15)作为视频、音频以及其它数据信息的缓存；CF卡存储器(16)可以存储实时视频、音频或者其他数据信息，方便插拔，并且可以直接在个人电脑上浏览内容。这样设计，既解决了系统中大量实时视频音频数据的高速处理问题，也可以利用丰富的外设存储器，对实时数据进行存储和缓冲，而且可以通过差分视频信号生成与切换模块(6)实时显示播放，完成了视音频信号的输入、处理、存储以及显示功能。
差分视频信号生成与切换模块(6)如图4所示，采用了DS90C385芯片(17)作为差分视频信号的产生模块，DS90C385允许将24位RGB视频信号转换成LVDS差分信号，输出为五通道的LVDS信号，芯片支持85MHz的视频RGB信号，每7位信号生成一路LVDS信号，因此每一通道速率为595Mbps，总的数据吞吐量为297.5Mbytes/秒，本系统中采用的视频信号格式为RGB565，数据速率只有13.5MHz，因此每一LVDS差分信号通道为94.5Mbps，共四个LVDS信号输出通道，总的数据吞吐量为47.25Mbytes/秒；采用专用的VGA转换LVDS差分视频信号板(19)，将外部直接输入的VGA信号转换成LVDS差分视频信号；采用DS90CP22芯片(18)作为差分视频信号的切换模块，DS90CP22是双路LVDS差分信号切换芯片，在系统中共用了四片DS90CP22芯片，用来切换分别来自差分视频信号生成芯片DS90C385(17)和专用VGA转LVDS信号板(19)的两路LVDS差分视频信号，切换输出的差分视频信号可以回到标准系统对外总线模块(7)，也可以输出到显示模块(10)直接显示。
通信模块(11)如图5所示，包括了串行通信口(20)、USB通信口(21)、以太网通信口(22)和12个按键的键盘接口(23)。上述四类通信口都通过CB总线接口与标准系统对外总线模块(7)相连，对用户完全开放，支持用户二次开发。
本实施例的视音频嵌入式开发平台，实现了对视音频信号以及其它数据信息的有效处理、存储并显示，除了提供多种格式的视频、音频信号，其标准系统对外总线含有丰富的视频、音频以及其它数据信息接口，支持用户基于该平台的二次开发，同时多种通信接口类型也支持用户与上位机的通信或者外接各种通信模块，提高了系统的普遍适用性。
这里通过参考具体的实施例对本发明进行了详细描述，但这只是应用举例，应该清楚本领域的普通技术人员在不脱离本发明的范围和实质的情况下可以做出各种修改和变化。
权利要求
1.一种视音频嵌入式开发平台，包括一个铝合金结构盒体(1)、设置于该铝合金结构盒体翻盖上的液晶显示屏(2)、设置于该铝合金结构盒体内的线路板(3)及其上的电子元器件(4)，其特征在于电路由主控模块(5)、差分视频信号生成与切换模块(6)、标准系统对外总线模块(7)、视频输入模块(8)、音频输入输出模块(9)、显示模块(10)和通信模块(11)组成，其电路结构是标准系统对外总线模块(7)分别与主控模块(5)、差分视频信号生成与切换模块(6)、视频输入模块(8)、音频输入输出模块(9)和通信模块(11)相连，差分视频信号生成与切换模块(6)分别与主控模块(5)、标准系统对外总线模块(7)和显示模块(10)相连；采用大规模可编程器件FPGA芯片作为系统的主控模块(5)的核心，支持NiosII软核植入，同时外接了多种存储器芯片，支持程序存储、数据存储和缓冲；采用160个引脚的标准系统对外总线，完全对用户开放；系统支持多种视频音频接口以及对外通信接口，支持用户基于该平台的数字视频音频电路嵌入式系统二次开发；采用低电压高速差分LVDS视频信号传输方式，减少了视频干扰，支持在显示模块(10)中的液晶显示屏(2)上实时显示视频图像。
2.根据权利要求1所述的视音频嵌入式开发平台，其特征在于所述的标准系统对外总线模块(7)通过DAV接口与主控模块(5)相连，通过LVDS接口与差分视频信号生成与切换模块(6)相连，通过DVB接口与视频差分信号生成与视频输入模块(8)相连，通过DAB接口与音频输入输出模块(9)相连，通过CB接口与通信模块(11)相连，组成了该系统完整的视频、音频以及各种对外数据通信接口。
3.根据权利要求1所述的视音频嵌入式开发平台，其特征在于所述的差分视频信号生成与切换模块(6)通过VoC接口与主控模块(5)相连，通过LVDS接口与标准系统对外总线模块(7)相连，通过LVDS接口与显示模块(10)相连，组成了该平台的系统处理、存储及显示通道。
4.根据权利要求1所述的视音频嵌入式开发平台，其特征在于所述的主控模块(5)采用大规模FPGA芯片EP1C6Q240C8为主控芯片。
5.根据权利要求1或3所述的视音频嵌入式开发平台，其特征在于所述的差分视频信号生成与切换模块(6)采用DS90C385差分视频生成芯片，采用DS90CP22差分视频切换芯片。
6.根据权利要求1或2所述的视音频嵌入式开发平台，其特征在于所述的标准系统对外总线模块(7)采用双排160个引脚的标准插座。
7.根据权利要求1所述的视音频嵌入式开发平台，其特征在于所述的视频输入模块(8)采用SAA7111视频解码芯片，支持两路模拟视频信号输入，一路S端子分量视频信号输入。
8.根据权利要求1所述的视音频嵌入式开发平台，其特征在于所述的音频输入输出模块(9)采用符合AC’97音频标准的CS4297音频编解码芯片，支持一路麦克风输入，一路线性输入，一路线性输出，一路S/PDIF标准音频输出。
9.根据权利要求1所述的视音频嵌入式开发平台，其特征在于所述的显示模块(10)采用15寸液晶显示器。
全文摘要
本发明涉及一种视音频嵌入式开发平台，该平台具有完善的视频、音频信号源以及各种数据通信接口，结构设计简洁，自带高清晰度的15寸液晶显示屏。该平台可以作为数字视频音频处理实验平台，完成多种视音频实验和教学演示；可以利用开放的标准系统对外总线和丰富的数据通信接口，基于本平台进行数字视音频嵌入式系统二次开发；还可以利用系统的可编程特性，在不改变硬件的基础上，进行嵌入式软件开发或视音频产品的样机研制工作。本发明采用大规模可编程器件作为主控核心，植入NiosII软核管理系统，提高了系统可剪裁性，降低了系统开发成本；平台的标准系统对外总线支持用户基于该平台进行二次开发，使平台具有极大的适应性和极高的性价比。
文档编号G06F3/147GK1916883SQ20061003075
公开日2007年2月21日 申请日期2006年9月21日 优先权日2006年9月21日
发明者陆小锋, 陆亨立, 吴颐玲, 范天翔, 吴佰年 申请人:上海大学, 上海磐宏电子科技有限公司