专利名称：时钟切换系统及其切换方法
技术领域：
本发明是应用于集成电路领域，特别是关于一种应用于该集成电路领域的时钟切换系统及其切换方法。
背景技术：
随着越来越多具有不同相位的时钟应用于今日的芯片，在芯片运行时经常需要切换系统所使用的时钟来源。通常，在两个具有不同相位的时钟之间进行时钟来源的切换是通过硬件中的一个多路器来执行，并且有一个切换信号线来触发该切换动作。后面将会提到该控制信号有时被称作“选择”信号。请参阅图1所示，其显示的是一个传统延迟时钟切换的图示。图1中上端显示的是传统延迟时钟切换的电路，下面显示的是包含有时钟A、时钟B、时钟信号C、“选择”信号(切换信号)和输出时钟信号的时钟的时序图。在该实施方式中，系统时钟信号是由输入端输入，通过一个称之为A的操作装置，通过一个称之为B的第二装置，然后通过另一个称之为C的装置。从A、B、C三个点延伸出三条线与接收所有三种如时序图所示具有不同相位的时钟A、时钟B和时钟信号C的延迟选择器相连。该延迟选择器在输出时钟线(即图中的“输出”)产生一个输出时钟信号。在时间点A，该延迟选择器接收一个控制信号即前面提到的“选择”信号，如图中所示，其从B切换到C。该时序图意味着，该延迟选择器在时间点A通过选择从B到C来将输出时钟信号从时钟B切换到时钟信号C。这样，当选择值变化时，由于输出时钟信号从时钟B到时钟信号C立即的切换，造成突波的发生。
请进一步参阅图2所示，其显示的是传统方法的时钟切换过程中另一实施方式的延迟时钟切换时序图。与图1相同，该图中的上方显示的是传统延迟时钟切换的电路，下方是时钟A、时钟B、切换信号(即选择信号)和输出时钟信号的时序图。在该实施方式中，系统时钟信号从输入端输入，然后分成两个具有不同相位的时钟A和时钟B。两条线延伸并连接到一个作为输出装置的多路器以产生输出时钟信号。在该实施方式中，在时间点A，时钟A处于相位的上升沿；在时间点B，时钟B处于相位的上升沿。然而“选择”信号是在该两个时间点之间发生变化。结果，当选择值发生变化时，由于从时钟A到时钟B立即的切换，不可避免地要造成突波发生的结果。
在前述的现有技术中，不论是图1还是图2所示的实施方式，由于其电路设计仅提供立即切换输出时钟信号，因此其输出时钟信号中都不可避免突波的发生。然而，随着越来越多具有不同相位的时钟需要应用到当今的芯片中，在任何参考时间点切换时钟信号时，阻止突波的发生就变成了一个重要课题。当现今的芯片变得越来复杂和多功能时该重要性显得特别突出，甚至更多的时钟来源被采用并且在芯片中或许要执行成千上万次切换。因此对于芯片来说，需要一个没有任何突波的精确和有条理的时钟，以保持内部的流畅操作或者甚至于避免整个芯片操作死机。
因此，确有必要提供一种时钟切换的系统和切换方法，以阻止输出时钟信号中的突波。
发明内容本发明的目的在于提供一种时钟切换的系统和切换方法，可阻止集成电路中时钟切换时突波的发生。
本发明的另一目的在于提供一种时钟切换的系统和切换方法，其采用两个不同相位的时钟的滞后时钟作为触发信号以切换集成电路中的时钟。
为达成前述目的，本发明提供一种时钟切换系统及其方法。该时钟切换系统包括一个相位转换器、一个切换命令单元和一个选择装置。该相位转换器将输入时钟信号转换成彼此具有不同相位的一个时钟A和一个时钟B，并输出该时钟A和时钟B。该切换命令单元与该相位转换器连接，其接收该时钟A或时钟B作为触发信号以在输出切换信号处于上升沿或者下降沿时，触发该切换命令单元将一个输入切换信号转换成一个输出切换信号。该选择装置连接于该相位转换器和切换命令单元，其根据切换命令单元输出的输出切换信号选择时钟A或时钟B以输出一个由时钟A和时钟B组成的时钟切换信号。
根据本发明的一个实施例，该切换命令单元包括一个第二选择装置和一个门单元，从这点来看，可定义前述选择装置为第一选择装置。该第二选择装置通过选择信号选择时钟A或时钟B以产生一个门时钟信号。该门单元连接于该第一选择装置和第二选择装置，其根据门时钟信号选通该输入切换信号以在该输出切换信号处于上升沿或者下降沿时，产生输出切换信号。
另外，其中一个时钟信号，时钟A或者时钟B，滞后于另外一个时钟信号。滞后的时钟信号将被作为触发信号以触发该切换命令单元进行下一步的动作。此外，因为输出切换信号处于上升沿或者下降沿并与该滞后时钟的一个边沿对齐，该选择装置肯定将在该输出切换信号的边沿切换该时钟切换信号，亦即在时钟A或者时钟B中滞后的一个时钟信号的边沿切换。特别地，该时钟A和时钟B之间的相位差小于时钟A或时钟B的半个周期。
该时钟切换方法，其包括如下步骤首先，该相位转换器将输入信号转换成具有不同相位的时钟A和时钟B。通过时钟A或时钟B产生一个触发信号以触发该切换命令单元。该命令切换单元在输出切换信号处于上升沿或者下降沿时将输入切换信号转换成输出切换信号。该选择装置(或者第一选择装置)根据切换命令单元的输出切换信号选择时钟A或者时钟B。然后，输出一个由时钟A和时钟B组成的时钟切换信号。
在本发明的一个实施例中，在转换输入切换信号的步骤中，该第二选择装置进一步通过输入一个选择信号给切换命令单元的第二选择装置来切换时钟A和时钟B，以根据该触发信号产生一个门时钟信号。在切换时钟A和时钟B之前，该门单元进一步根据该门时钟信号来选通该输入切换信号以产生该输出切换信号。特别地，该选择装置(或者第一选择装置)在时钟A和时钟B都处于高电平或者低电平时，输出该时钟切换信号并且该时钟切换信号在时钟A或时钟B的其中一个相对滞后的时钟信号的边沿切换。
与现有技术相比，本发明具有如下优点采用滞后时钟作为触发信号去切换集成电路内的时钟，可简化时钟切换系统，而且可防止集成电路的时钟切换时发生突波。
图1为现有技术的一个传统延迟时钟切换时序图。
图2为另一现有技术的一个传统延迟时钟切换时序图。
图3是显示本发明第一实施例的时钟切换方框图。
图4A和图4B是显示如图3所示的本发明实施例系统的两个时钟切换时序图。
图5是显示本发明第二实施例的时钟切换方框图。
图6A是如图5所示的本发明实施例中由时钟A切换到时钟B的时钟切换时序图。
图6B是如图5所示的本发明实施例中由时钟B切换到时钟A的时钟切换时序图。
图7是本发明第三实施例的时钟切换方框图，其中该选择信号和输入切换信号来自设计于切换命令单元的电路。
图8A显示本发明的时钟切换系统的变化电路的一个实施例。
图8B显示本发明的时钟切换系统的另一变化电路的一个实施例。
图9A至图9G显示如图3中的选择装置或者图5所示的第一选择装置的七种实施例。
图10是如图3所示的本发明第一实施例的时钟切换系统的方法的流程图。
图11是如图5所示的本发明第二实施例的时钟切换系统的方法的流程图。
具体实施方式本发明提供一中时钟切换系统及其方法，该系统及其方法用于切换运行芯片中所使用的两种时钟以防止突波的发生。
请参阅图3所示，其显示本发明的第一实施例的时钟切换方框图。该时钟切换系统A包括一相位转换器20、一切换命令单元30和一个选择装置40。该相位转换器将一个输入时钟信号300转换成具有不同相位的时钟A和时钟B并输出时钟A和时钟B。在该实施例中，切换命令单元30连接于相位转换器20接收时钟B作为触发信号，以触发切换命令单元30将输入切换信号302转换成输出切换信号304。选择装置40连接于相位转换器20和切换命令单元30，其根据切换命令单元30的输出切换信号304选择时钟B，以输出一个由时钟A和时钟B组成的时钟切换信号306。更重要的是，选择时钟B作为触发信号的原因是时钟B滞后于时钟A以简化时钟切换系统。
请参阅图4A所示，其显示如图3所示的实施例系统的时钟切换时序图。根据本发明图3所示，在时间点A，时钟A处于上升沿，时钟B滞后于时钟A.。此时该输出时钟是时钟A.。过段时间后，输入切换信号302发生变化。然而切换命令单元并不将输入信号302转换成输出信号304，直到时钟B处于上升沿并且时钟A和时钟B都处于高电平时，才将输入切换信号302转换成输出切换信号304。在时间点B，跟随输入切换信号的输出切换信号也与时钟B的边沿对齐。之后，选择装置40根据切换命令单元的输出切换信号304切换输出时钟。此时该输出时钟是时钟B。选择装置在时间点B输出一个从时钟A到时钟B的时钟切换信号。
请进一步参阅图4B所示，其显示如图3所示的实施例系统的时钟切换时序图。根据本发明的图3，时钟B与图4A所示的一样滞后于时钟A。在时间点A，时钟A不处于上升沿或下降沿但输入切换信号302发生变化。此时该输出时钟为时钟A。然而，切换命令单元并不将输入信号302转换成输出信号304，直到时间点B当时钟B处于上升沿并且时钟A和时钟B都处于低电平时，才将输入切换信号302转换成输出切换信号304。在时间点B，跟随输入切换信号的输出切换信号的边沿与时钟B的一个边沿。之后，选择装置根据切换命令单元的输出切换信号304切换输出时钟。此时该输出时钟是时钟B。在时间点B选择装置输出一个由时钟A到时钟B的时钟切换信号。
请参阅图5所示，其显示根据本发明第二实施例系统的时钟切换方框图。该时钟切换系统B包括一个相位转换器20，一个切换命令单元30和一个第一选择装置40，其中切换命令单元30还包括一个第二选择装置60和门单元50。相位转换器20将一个输入时钟信号500转换成具有不同相位的时钟A和时钟B并输出时钟A和时钟B。在该实施例中，切换命令单元30的第二选择装置60连接于相位转换器20，其同时接收时钟A和时钟B以根据选择信号502选择时钟A或时钟B以产生一个门时钟信号504。门单元50连接于第一选择装置40和第二选择装置60，当输出切换信号处于上升沿或者下降沿时，其根据门时钟信号504选通输入切换信号506以产生一个输出切换信号508。第一选择装置40输出一个由时钟A和时钟B组成的时钟切换信号。在该实施例中，当时钟B滞后于时钟A或者时钟A滞后于时钟B时，本发明能够灵活地选择时钟A或者时钟B作为触发信号。
请参阅图6A所示，其是图5所示的实施例系统当信号由时钟A切换到时钟B时的时钟切换时序图。在时间点A，时钟A处于上升沿并且时钟B滞后于时钟A。此时输出时钟是时钟A。过段时间后，选择信号502发生变化，并且第二选择装置60根据选择信号502立即选择时钟B以产生一个如时序图中所示的门时钟信号504。此时是于门时钟信号发生一个突波而非发生于输出时钟。在突波发生后，门时钟信号504已经由时钟A切换到时钟B。在稍晚于时间点C的一个时间点，当时钟A处于上升沿，输入切换信号506发生变化，但门单元50并不选通输入切换信号506，直到时间点D当输出切换信号508处于上升沿时，才选通输入切换信号506。在时间点D，门单元50根据门时钟信号504选通输入切换信号506以产生一个输出切换信号508。此时该输出时钟是时钟B。第一选择装置40输出一个由时钟A和时钟B组成的无突波的输出时钟切换信号。
请进一步参阅图6B所示，其是图5所示的实施例系统当信号由时钟B切换到时钟A时的时钟切换时序图。在时间点A，时钟B处于上升沿并且时钟A滞后于时钟B。此时输出时钟是时钟A。第二选择装置60根据选择信号502立即选择时钟A以产生一个如时序图中所示的门时钟信号504。在时间点B，门时钟信号504已经由时钟B切换到时钟A。在稍晚于时间点C的一个时间点，当时钟B处于上升沿，输入切换信号506发生变化，但门单元50并不选通输入切换信号506，直到时间点D当输出切换信号508处于上升沿时才选通输入切换信号506。在时间点D，门单元50根据门时钟信号504选通输入切换信号506以产生一个输出切换信号508。此时该输出时钟是时钟A。最后，第一选择装置40输出一个由时钟A和时钟B组成的输出时钟切换信号。
请参阅图7所示，其显示本发明第三实施例的时钟切换方框图，其中选择信号和输入切换信号来自设计于切换命令单元内的电路。在图3所示的第一实施例和图5所示的第二实施例中，输入切换信号302或506和选择信号502来自于该时钟切换系统A和B外部。然而，这些信号源可设计于时钟切换系统C的切换命令单元30内。通过一个增加的控制逻辑设计来诊断触发时钟，切换命令单元30产生输入切换信号302或506。图3中采用时钟B作为触发信号的原因是时钟B滞后于时钟A。相反地，一旦时钟A滞后于时钟B，则时钟A将被用作触发信号。本实施例通过增加的滞后时钟侦测设计来诊断该时钟A和时钟B中滞后之时钟，然后切换命令单元30产生选择信号502。与图5相比，切换命令单元30的第二选择装置60同时接收时钟A和时钟B并根据选择信号502选择时钟A或时钟B以产生一个门时钟信号504。在该实施例中，本发明的这些选择信号和输入切换信号的信号源可由设计于切换命令单元30内的电路产生，或者由本发明的应用于芯片的时钟切换系统之外的其它单元产生。
请参阅图8A所示，其显示本发明的时钟切换系统的变化电路的一个实施例。在该变化电路中，采用一个多路器作为输出时钟切换信号510的选择装置40。两个触发器作为两个切换命令单元30以根据输入切换信号506让时钟A或者时钟B通过。另外一个多路器作为第二选择装置60去选择时钟A或时钟B其中的一个时钟以产生输出切换信号508。前面提到的多路器则根据输出切换信号508输出由时钟A和时钟B组成的时钟切换信号510。
请参阅图8B所示，其显示本发明的时钟切换系统的变化电路的另一个实施例。与图8A相同，其采用一个多路器作为输出时钟切换信号510的选择装置40。另一个多路器用作第二选择装置60以选择时钟A或时钟B中的一个作为触发信号。在作为第二选择装置60的多路器之后，两个触发器用作切换命令单元30，以根据输入切换信号506将时钟A或时钟B转换成输出切换信号508。
请参阅图9A至图9G所示，其显示如图3中的选择装置或者图5所示的第一选择装置的七种实施例。
例如，请参阅图9A所示，时钟A和时钟B始终输入。如果输入切换信号是1，则时钟B是输出信号；如果输入切换信号是0，则时钟A是输出信号。这些装置(902、904和906)是门电路。同样的，图9B至图9D中的这些逻辑组合门电路可通过适当的设计，实现与本发明的选择装置同样的选择功能。在下面的实施例中所揭示的电路，不仅包括逻辑组合门电路，还包括其它电子电路，例如图9E、图9F和图9G中所示的传输门电路(908、910)，多路器912，选择电路(914、916)，其可作为本发明的选择装置来切换两种时钟。例如，请参阅图9E所示，时钟A和时钟总是输入。如果输入切换信号是1，则时钟B是输出信号；如果输入切换信号是0，则时钟A是输出信号。同样的，图9F和图9G所示的实施例也能实现同样的功能。此外，其同样地显示了处理多信号的能力。
请参阅图10所示，其显示采用本发明第一实施例的时钟切换系统的方法的流程图。
步骤S702，将一个输入时钟信号转换成具有不同相位的时钟A和时钟B；步骤S704，通过时钟A或时钟B产生一个触发信号以触发一个切换命令单元；步骤S706，该命令切换单元根据该触发信号在输出切换信号处于上升沿或者下降沿时将输入切换信号转换成输出切换信号；步骤S708，通过一个选择装置根据输出切换信号选择时钟A或者时钟B；步骤S710，从选择装置输出一个由时钟A和时钟B组成的时钟切换信号。
请参阅图11所示，其显示本发明第二实施例的时钟切换系统的方法的流程图。为能够灵活地选择时钟A或者时钟B作为触发信号，本实施例增加了第二选择装置和门单元。之后，该时钟切换方法增加了步骤S806和S808以获取从时钟A和时钟B灵活选择触发信号的更好功能。本实施例的步骤包括如下步骤。
步骤S802，将一个输入时钟信号转换成具有不同相位的时钟A和时钟B；步骤S804，通过时钟A或时钟B产生一个触发信号以触发该切换命令单元；步骤S806，通过输入一个选择信号给切换命令单元的第二选择装置来切换时钟A和时钟B以根据该触发信号产生一个门时钟信号；步骤S808，根据该门时钟信号选通该输入切换信号以产生输出切换信号；步骤S810，通过第一选择装置根据输出切换信号选择时钟A或者时钟B；步骤S812，从选择装置输出一个由时钟A和时钟B组成的时钟切换信号。
本发明具有如下优点采用滞后时钟作为触发信号去切换集成电路内的时钟，可简化时钟切换系统，而且可防止集成电路的时钟切换时产生突波。
综上所述，由于本发明的系统电路设计，本发明可阻止突波的发生。本发明的第一或者第二实施例将时钟切换延迟至与触发时钟对齐。其提供了一种即便输入切换信号未在上升沿或下降沿正确地变化，仍能有效的阻止突波产生的方法。本发明第二实施例是第一实施例的衍生，其增加了一个第二选择装置，可以灵活地选择时钟A或者时钟B作为触发信号。第二实施例的方法同样也是第一实施例方法的衍生。
权利要求
1.一种时钟切换系统，其特征在于该时钟切换系统包括一个相位转换器、一个切换命令单元和一个选择装置；该相位转换器将输入时钟信号转换成彼此具有不同相位的一个时钟A和一个时钟B并输出该时钟A和时钟B；该切换命令单元与该相位转换器连接，其接收该时钟A或时钟B作为触发信号以在输出切换信号处于上升沿或者下降沿时触发该切换命令单元将一个输入切换信号转换成一个输出切换信号；该选择装置连接于该相位转换器和切换命令单元，其根据切换命令单元输出的输出切换信号选择时钟A或时钟B以输出一个由时钟A和时钟B组成的时钟切换信号。
2.如权利要求1所述的时钟切换系统，其特征在于该时钟B在相位上滞后时钟A。
3.如权利要求2所述的时钟切换系统，其特征在于跟随输入切换信号的输出切换信号的一个边沿与时钟B的一个边沿对齐。
4.如权利要求3所述的时钟切换系统，其特征在于该选择装置产生的时钟切换信号在切换命令单元的输出切换信号的边沿，由时钟A切换到时钟B。
5.如权利要求1所述的时钟切换系统，其特征在于该时钟A和时钟B的相位差小于时钟A或者时钟B的周期的一半。
6.如权利要求5所述的时钟切换系统，其特征在于当时钟A和时钟B都处于高电平或低电平时，该选择装置切换该时钟切换信号的输出。
7.如权利要求1所述的时钟切换系统，其特征在于该时钟A在相位上滞后时钟B。
8.如权利要求7所述的时钟切换系统，其特征在于跟随输入切换信号的输出切换信号的一个边沿与时钟B的一个边沿对齐。
9.如权利要求8所述的时钟切换系统，其特征在于该选择装置产生的时钟切换信号在切换命令单元的输出切换信号的边沿，由时钟B切换到时钟A。
10.如权利要求1所述的时钟切换系统，其特征在于接收该时钟A或时钟B作为触发信号以触发该切换命令单元并通过一个选择信号切换时钟A和时钟B以根据该触发信号产生一个输出切换信号。
11.如权利要求10所述的时钟切换系统，其特征在于该切换命令单元还包括一个第二选择装置和一个门单元；该第二选择装置根据该选择信号选择时钟A或时钟B以产生一个门时钟信号；该门单元连接于该第一和第二选择装置，其根据前述门时钟信号选通一个输入切换信号以在输出切换信号处于上升沿或者下降沿时，产生输出切换信号。
12.如权利要求10所述的时钟切换系统，其特征在于该触发信号是根据选择信号选择具有滞后相位的时钟A或者时钟B中的其中一个作为触发信号。
13.如权利要求12所述的时钟切换系统，其特征在于跟随输入切换信号的输出切换信号的一个边沿与门时钟信号的一个边沿对齐。
14.如权利要求13所述的时钟切换系统，其特征在于该第一选择装置产生的时钟切换信号在门单元的输出切换信号的边沿，由时钟A切换到时钟B。
15.一种在具有不同相位的时钟A和时钟B之间进行时钟切换的方法，该方法包括如下步骤将一个输入时钟信号转换成具有不同相位的时钟A和时钟B的步骤；通过时钟A或时钟B产生一个触发信号以触发一个切换命令单元的步骤；在输出切换信号处于上升沿或者下降沿时，切换命令单元根据该触发信号将输入切换信号转换成输出切换信号的步骤；通过一个选择装置根据切换命令单元的输出切换信号，选择时钟A或者时钟B的步骤；从选择装置输出一个由时钟A和时钟B组成的时钟切换信号的步骤。
16.如权利要求15所述的方法，其特征在于当时钟A和时钟B都处于高电平或低电平时，该选择装置切换该时钟切换信号的输出。
17.如权利要求15所述的方法，其特征在于在转换输入切换信号的步骤中还包括通过输入一个选择信号给切换命令单元的一个第二选择装置来切换时钟A和时钟B，以根据该触发信号产生一个门时钟信号的步骤。
18.如权利要求17所述的方法，其特征在于在切换时钟A和时钟B的步骤之前，还包括根据该门时钟信号选通该输入切换信号，以产生输出切换信号的步骤。
19.如权利要求18所述的方法，其特征在于跟随输入切换信号的输出切换信号的一个边沿与门时钟信号的一个边沿对齐。
20.如权利要求19所述的方法，其特征在于在输出时钟切换信号的步骤中，该时钟切换信号在时钟A和时钟B的其中一个具有滞后相位的时钟的边沿时切换。
21.如权利要求15所述的方法，其特征在于跟随输入切换信号一个边沿的输出切换信号的一个边沿与时钟A或者时钟B的其中具有滞后相位的时钟的一个边沿对齐，以作为触发信号。
全文摘要
本发明提供一种集成电路中的时钟切换系统。一个相位转换器将一个输入时钟信号转换成彼此具有不同相位的一个时钟A和一个时钟B并输出该时钟A和时钟B。一个切换命令单元与相位转换器连接，其接收时钟A或时钟B。时钟信号在输出切换信号处于上升沿或者下降沿时触发切换命令单元将一个输入切换信号转换成该输出切换信号。一个选择装置连接于相位转换器和切换命令单元，其根据切换命令单元输出的输出切换信号选择时钟A或时钟B以输出一个由时钟A和时钟B组成的时钟切换信号。
文档编号G06F1/04GK1955873SQ20061013668
公开日2007年5月2日 申请日期2006年10月27日 优先权日2005年10月28日
发明者杨家豪, 赵梓翔 申请人:矽统科技股份有限公司