专利名称：一种具有程序内容对外保密功能的芯片及程序下载方法
技术领域：
本发明涉及芯片的设计方法，特别涉及一种具有程序内容对外保密功能的芯片 及相应的程序下载方法。
背景技术：
目前，在处理器芯片内集成程序存储器、内存以及其他模块的做法在单片机以 及嵌入式系统领域非常普遍。但是目前大多数这样的芯片在下载程序时需要用到专 门的下载器，使用不方便。另外，更重要的是，当前这些芯片为了方便校验和应用， 没有对外进行程序存储器设计，下载器或其他设备通过特定逻辑可以读取出程序存 储器的内容，这就难以满足某些需要程序存储器内容对外保密的应用领域，例如无 线传感器网络对于军事和其他一些方面的应用。
无线传感器网络是由大量密集部署在监控区域的自治节点构成的一种自组织网 络应用系统。它综合了传感器技术、嵌入式计算技术、现代网络及无线通信技术、 分布式信息处理技术等，既是多学科高度交叉的具有高度挑战性的前沿研究领域， 也是国内外公认的具有广阔发展前景的高技术产业。
由于无线传感器网络节点是自治节点，无人值守，如果应用于军事领域，它的 节点很容易被敌方得到，节点中的程序内容包含了无线通讯加密和解密方式，如果 敌方能够从芯片中读出程序内容，通过反编译就能够得知这些加密和解密的方式， 进而窃听或破坏我方的无线传感器网络系统。对于这方面的应用，程序内容对外保 密显得非常重要。因此，需要一种能够使得芯片中的具有程序内容对外保密功能的 芯片设计。
发明内容
本发明的目的是克服现有的处理器芯片在下载程序时需要专门的下载器，以及 芯片中的程序内容可以被外部读取，容易造成泄密的缺陷，从而提供一种具有程序
内容对外保密功能的芯片。
为了实现上述目的，本发明提供了一种具有程序内容对外保密功能的芯片，包 括处理器l、程序存储器2，还包括程序下载控制器3、选通器4和一个"或门"， 所述的程序下载控制器3采用不可逆方式进行校验；其中，所述的处理器l与所述 的程序下载控制器3通过所述的连通器4分别连接到所述的程序存储器2上，芯片 外接的复位线与所述的程序下载控制器3以及所述"或门"的输入端相连，所述的 程序下载控制器3的处理器复位控制线与所述"或门"的另一个输入端相连，所述 "或门"的输出端连接所述处理器1的复位线上，所述程序下载控制器3通过通用 接口设备与芯片外的设备连接，所述处理器1还连接到芯片内的总线上。
上述技术方案中，所述的处理器1采用现有的IP模块或开放源代码实现。
上述技术方案中，所述的程序下载控制器3具有两种工作模式，分别为非下载 模式和下载模式。
所述的程序下载控制器3工作在所述的非下载模式时
所述的程序下载控制器3通过对所述选通器4的控制将所述的处理器1与所述 的程序存储器2相连，并清除所述的处理器1的复位状态，使所述的处理器l处于 工作状态；所述程序下载控制器3接收到程序下载开始命令后，所述程序下载控制 器3断开所述处理器1与所述程序存储器2的连接，同时保持所述处理器1处于复 位状态，然后擦除所述程序存储器2上的所有数据，应答所述的程序下载开始的命 令，进入下载模式。
所述的程序下载控制器3工作在所述的下载模式时
所述的程序下载控制器3通过所述的选通器4断开所述的处理器1同所述的程 序存储器2的连接，同时保持所述的处理器1为复位状态；所述的程序下载控制器 3响应外来的控制命令，并按照命令对所述程序存储器2的相应区域进行下载或擦 除操作，并发送应答；所述的程序下载控制器3接收到程序下载结束命令后进入非 下载模式。
上述技术方案中，所述的程序下载控制器3采用不可逆方式进行校验时，所述 的不可逆方式包括CRC编码方式。
本发明还提供了一种应用于所述的具有程序内容对外保密功能的芯片中的程序 下载方法，包括以下步骤
步骤a)、所述的程序下载控制器3读取所要下载程序的文件内容，根据所述程
序存储器2中所划分的区域大小，将文件内容分为若干区域，并将程序下载控制器 3的寄存器中所保存的错误次数清零，同时设定允许错误的次数；
步骤b)、所述的程序下载控制器3发送下载开始命令，设定超时时间，并等待
应答；
步骤c)、若超时无应答或应答错误，则累加错误次数，并执行下一步，若在 规定的时间内应答正确，则执行步骤e);
步骤d)、判断累加后的错误次数是否小于步骤a)中设定的允许错误的次数值, 若小于，则执行步骤b)，否则，报错并退出下载流程；
步骤e)、将要下载的数据根据协议封装成下载数据包，按照所述程序存储器2 的区域分区发送，并对下载后的数据作校验操作，直至所要下载的程序文件下载完 毕；
步骤f)、发送下载结束命令，设定超时时间，并等待应答；
步骤g)、若超时无应答或应答错误，则累加错误次数，并执行下一步，若在 规定的时间内应答正确，则显示下载成功并退出下载流程。
步骤h)、判断累加后的错误次数是否小于步骤a)中设定的允许错误的次数值, 若小于，则执行步骤f)，否则报错，并退出下载流程。
上述技术方案中，所述的步骤e)具体包括以下步骤
步骤el-l)、将要下载的数据根据协议封装成下载数据包，按照所述程序存储 器2的区域发送，发送完一个区域的下载数据包后，设定等待时间并等待应答的校 验数据；
步骤el-2)、判断应答是否正确，若在规定的时间内应答正确，则执行步骤 el-5)，若超时无应答或应答的校验数据错误，则累加错误次数，执行下一步；
步骤el-3)、判断错误次数是否小于步骤a)中设定的允许错误的次数值，若 小于，则对当前下载区域发送擦除数据命令，并等待应答，执行下一步；否则，报 错并退出下载流程；
步骤el-4)、判断应答是否正确，若在规定的时间内应答正确，则重新执行步 骤el-1)，否则累加错误次数后执行步骤el-3);
步骤el-5)、发送程序存储器2的下一个区域的下载数据包，直到数据完全下 载结束。
上述技术方案中，所述的步骤e)包括以下步骤
步骤e2-1)、将要下载的数据根据协议封装成下载数据包，按照所述程序存储 器2的区域发送，发送区域的下载数据包后，设定等待时间并等待应答；
步骤e2-2)、判断应答是否正确，若在规定的时间内应答正确，则执行步骤 e2-4)，若超时无应答，则累加错误次数，并执行下一步；
步骤e2-3)、若错误次数小于步骤a)中设定的允许错误的次数值，则重新执 行步骤e2-1)，对区域的数据重新进行下载，否则报错并退出；
步骤e2-4)、继续下载下一个区域的数据包，直到完成对所有区域数据包的下
载；
步骤e2-5)、程序下载控制器3发出校验命令，校验第一个区域的数据；
步骤e2-6)、校验成功后继续发送校验命令校验下一个区域数据，直到校验完 全部数据，执行步骤f);若校验失败就报错退出。
上述技术方案中，在所述的步骤e)中，对区域数据的下载和校验的顺序采用 组合方式，具体包含以下步骤
步骤e3-1)、将要下载的数据根据协议封装成下载数据包，按照所述程序存储 器2的区域发送，发送区域的下载数据包后，设定等待时间并等待应答；
步骤e3-2)、判断应答是否正确，若在规定的时间内应答正确，则执行步骤 e3-4),若超时无应答，则累加错误次数，并执行下一步；
步骤e3-3)、若错误次数小于步骤a)中设定的允许错误的次数值，则重新执 行步骤e3-1)，对区域的数据重新进行下载，否则报错并退出；
步骤e3-4)、继续下载还未下载的区域的数据包，或者对已经下载的区域的数 据进行校验；
步骤e3-5)、重复执行步骤e3-4)，直到下载并校验完全部数据，执行步骤f); 若在步骤e3-4)中出现校验失败就报错退出。 本发明的优点在于
1、 本发明有别于传统采用各种密钥对数据加密的方法，针对程序数据的特殊性 以及程序存储器与处理器在一个芯片中的特点，采用不可逆的编码校验方式，在保 证的校验的可靠性的同时，不为程序在芯片外被读取留出任何逻辑方法，从而从根 本实现程序数据的保密。
2、 与传统密钥加密的方法相比，本发明不需要复杂的加密过程，方法简单。 同时传统密钥加密的方法中， 一旦密钥丢失，数据内容就可能泄漏；而本发明中的
芯片，本身就不具备被从芯片外读取程序内容的逻辑功能，从而从根本上实现了对 程序数据的保密。
图1为本发明的具有程序内容对外保密功能的芯片的结构图； 图2为本发明的程序下载方法的流程图。 图面说明
1 处理器 2 程序存储器
3 程序下载控制器 4. 选通器
具体实施例方式
下面结合附图和具体实施方式
对本发明作进一步的说明。 实施例h
如图1所示，在一个实施例中，本发明的具有程序内容对外保密功能的芯片包 括处理器l、程序存储器2、程序下载控制器3和选通器4。其中，处理器l与程序 下载控制器3通过连通器4分别连接到程序存储器2上，芯片外接的复位线连接到 程序下载控制器3上以及一个或门的输入端上，程序下载控制器3的处理器复位控 制线与前述或门的另一个输入端上相连，所述或门的输出端连接处理器复位线，该
复位线连接到处理器l上。程序下载控制器3通过串口与芯片外的设备连接。处理 器1还连接到一条总线上，该总线与芯片中所集成的其他功能模块相连接。
处理器1是根据程序存储器中的程序代码完成相应操作的逻辑器件，可选择现 有的IP模块或开放源代码实现。例如Oregano Systems的MC8051处理器源代码、 ARM系列的处理器模块等。
程序存储器2存储芯片中所要用到的程序，程序存储器2可采用FLASH或 EEPROM等成熟的工艺设计方法实现。在本实施例中，程序存储器2可划分为256 个区域，由于目前单片机或嵌入式系统的程序地址线大都为64KByte或更多，因此 每个区域将有256Byte或者更多数据。程序存储器2划分区域后，在程序下载时按 区域作分区下载。每个程序下载命令包中包含所要下载的区域地址以及该区域中所 有要存储的数据，当程序下载控制器3收到程序下载命令包后，将下载程序中的数 据写入程序存储器2的相应区域，然后读取该区域中的数据，从而计算CRC校验数或其他不可逆的校验数据，并将区域地址和校验数据封装成包后作为应答发送出去。
程序下载控制器3起到程序下载时的控制作用。程序下载控制器3通过选通器 4控制程序存储器2与处理器1或程序下载控制器3间的连接。程序下载控制3还 与芯片外接的复位线一起控制处理器1的复位。由于芯片外接的复位线与程序下载 控制3的处理器复位控制线都连接到或门上，当芯片外接的复位线发出复位信号时， 处理器1将被复位，而程序下载控制3也能通过处理器复位控制线控制处理器1的 复位。程序下载控制器3的校验模式是用不可逆的方式对程序存储器2的内容进行 编码后，再发送到芯片外进行校验。其中，不可逆的校验模式是指校验数据是原数 据的一种不可逆的映射，根据校验数据内容并不能还原出原数据内容的校验方法， 如CRC的编码方式。
通过本发明的具有程序内容对外保密功能的芯片实现程序下载等操作时，需要 设定相应的命令。在程序下载过程中用到四种命令下载开始、下载数据、擦除数 据、下载结束；对于每种命令，程序下载控制器3必须回应以相应的应答包，四种 应答命令分别为应答下载开始命令、应答下载数据命令、应答擦除数据命令、应
答下载结束命令。
程序下载控制器3具有两种工作模式， 一种为非下载模式，另一种为下载模式。 两种工作模式下，程序下载控制器3有不同的控制操作。
非下载模式非下载模式是程序下载控制器3的初始工作模式，当程序下载控 制器3被复位后进入该模式。在这个工作模式中，程序下载控制器3通过对选通器 4的控制将处理器1与程序存储器2相连，并清除处理器1的复位状态，使处理器1 处于工作状态。在非下载模式中，程序下载控制器3不响应除了程序下载开始命令 以外的命令，如果程序下载控制器3接收到程序下载开始的命令，则程序下载控制 器3将断开处理器1与程序存储器2的连接，同时保持处理器1处于复位状态，然 后擦除程序存储器2上的所有数据，接着应答程序下载开始这个命令，并进入下载 模式。
下载模式在下载模式中，程序下载控制器3将通过选通器4断开处理器1同 程序存储器2的连接，以取得对程序存储器2的控制权，同时保持处理器l为复位
状态。此模式中，处理器1 一直处于复位状态，不工作。在该工作模式中，程序下 载控制器3将响应所有外来的控制命令，并按照命令对程序存储器2的相应区域进 行下载或擦除操作，并发送相应的应答。如果程序下载控制器3接收到程序下载结
束命令，就应答该命令后进入非下载模式。
芯片的上述结构结合相应的程序下载方法,可实现芯片中程序内容的对外保密。 所述程序下载方法的具体实现过程如下
步骤IO、程序下载控制器3读取所要下载程序的文件内容，根据程序存储器2 中所划分的区域大小，将文件内容分为若干区域，并将程序下载控制器3的寄存器 中所保存的错误次数清零，同时设定允许错误的次数。
步骤20、程序下载控制器3发送下载开始命令，设定超时时间，并等待应答；
步骤30、若超时无应答或应答错误，则累加错误次数，并执行下一步，若在规 定的时间内应答正确，则执行步骤50;
步骤40、判断累加后的错误次数是否小于步骤10中设定的允许错误的次数值, 若小于，则执行步骤20，否则报错并退出下载流程；
步骤50、将要下载的数据根据协议封装成下载数据包，按照程序存储器2的区 域发送，发送完一个区域的下载数据包后，设定等待时间并等待应答的校验数据；
步骤60、判断应答是否正确，若在规定的时间内应答正确，则执行步骤90,若 超时无应答或应答的校验数据错误，则累加错误次数，执行下一步；
步骤70、判断错误次数是否小于步骤10中设定的允许错误的次数值，若小于， 则对当前下载区域发送擦除数据命令，并等待应答，执行下一步；否则，报错并退 出下载流程；
步骤80、判断应答是否正确，若在规定的时间内应答正确，则重新执行步骤50， 否则累加错误次数后执行步骤70;
步骤90、发送程序存储器2的下一个区域的下载数据包，直到数据完全下载结
束；
步骤IOO、发送下载结束命令，设定超时时间，并等待应答；
步骤110、若超时无应答或应答错误，则累加错误次数，并执行下一步，若在 规定的时间内应答正确，则显示下载成功并退出下载流程。
步骤120、判断累加后的错误次数是否小于步骤10中设定的允许错误的次数值， 若小于，则执行步骤IOO，否则报错，并退出下载流程。
在上述的程序下载方法中，步骤50的操作是下载完一个区域的数据包后立即校 验，在校验结果正确的前提下对程序存储器2中的其他区域作进一步的数据下载， 即本实施例中所采用的数据下载方法是"边下载边校验"。
实施例2:
在本发明的另一个实施例中，在下载数据包时，可首先将数据按区域全部下载， 然后把下载后的所有区域中的数据作校验操作，对校验结果有误的下载区域重新作
下载操作，直至所有数据下载成功为止。例如，对上实施例1的步骤50到步骤90
的程序下载和校验过程，也可以用下面所描述的方法实现
步骤200、将要下载的数据根据协议封装成下载数据包，按照所述程序存储器2 的区域发送，发送区域的下载数据包后，设定等待时间并等待应答；
步骤210、判断应答是否正确，若在规定的时间内应答正确，则执行步骤230， 若超时无应答，则累加错误次数，并执行下一步；
步骤220、若错误次数小于步骤10中设定的允许错误的次数值，则重新执行步 骤200,对区域的数据重新进行下载，否则报错并退出；
步骤230、继续下载下一个区域的数据包，直到完成对所有区域数据包的下载;
步骤240、程序下载控制器3发出校验命令，校验第一个区域的数据；
步骤250、校验成功后继续发送校验命令校验下一个区域数据，直到校验完全 部数据；若校验失败就报错退出。
实施例3:
在本发明的再一个实施例中，在下载程序数据包的过程中，还可以采用各种下 载和校验组合的方式，例如，在程序存储器2中可以分为5个区域，分别用A、 B、 C、 D、 E表示。在下载和校验时，可以首先下载区域A、 B，然后校验区域A、 B,再 下载区域C、 D、 E，然后校验区域C、 D、 E。也可以首先下载区域B、 D,校验区域B， 再下载区域A、 C、 E，然后检验区域A、 C、 D、 E。对某一特定的区域，只要遵循先 下载数据，后校验数据的原则即可。对上实施例1的步骤50到步骤90的程序下载 和校验过程，也可以用下面所描述的方法实现
步骤300、将要下载的数据根据协议封装成下载数据包，按照所述程序存储器2 的区域发送，发送区域的下载数据包后，设定等待时间并等待应答；
步骤310、判断应答是否正确，若在规定的时间内应答正确，则执行步骤330， 若超时无应答，则累加错误次数，并执行下一步；
步骤320、若错误次数小于步骤10中设定的允许错误的次数值，则重新执行步 骤300，对区域的数据重新进行下载，否则报错并退出；
步骤330、继续下载还未下载的区域的数据包，或者对已经下载的区域的数据进行校验；
步骤340、重复执行步骤330，直到下载并校验完全部数据；若在步骤330中出 现校验失败就报错退出。
在上述各个实施例中，由于程序下载控制器3的校验模式是用不可逆的方式对 程序存储器2的内容进行编码(如CRC的编码方式)后，再发送到芯片外进行校验， 因此芯片外的设备没有办法直接得到程序存储器2的内容。同时在没有接收下载开 始命令之前，程序下载控制器3不会进入下载模式并响应下载命令，而一旦接到下 载开始命令进入下载模式，程序存储器2的内容将全部被擦除，这就防止了用在程 序存储器2存储的原内容基础上下载一个小程序，让这个小程序通过处理器1将除 了它以外的程序存储器2的内容由处理器1的数据线发送到芯片外的方法，来间接 取得部分程序存储器2内容。因此在本发明的设计中，如果不修改芯片内部的电路， 将无法从芯片外获得程序存储器2的内容，从而有效地保护了芯片中所保存的内容。
权利要求
1. 一种具有程序内容对外保密功能的芯片，包括处理器(1)、程序存储器(2)；其特征在于，还包括程序下载控制器(3)、选通器(4)和一个“或门”，所述的程序下载控制器(3)采用不可逆方式进行校验；其中，所述的处理器(1)与所述的程序下载控制器(3)通过所述的连通器(4)分别电连接到所述的程序存储器(2)上，芯片外接的复位线与所述的程序下载控制器(3)以及所述“或门”的输入端相连，所述的程序下载控制器(3)的处理器复位控制线与所述“或门”的另一个输入端相连，所述“或门”的输出端连接所述处理器(1)的复位线上，所述程序下载控制器(3)通过通用接口设备与芯片外的设备连接，所述处理器(1)还连接到芯片内的总线上。
2、 根据权利要求1所述的具有程序内容对外保密功能的芯片，其特征在于，所 述的处理器(1)采用现有的IP模块或开放源代码。
3、 根据权利要求l所述的具有程序内容对外保密功能的芯片，其特征在于，所 述的程序下载控制器(3)具有两种工作模式，分别为非下载模式和下载模式。
4、 根据权利要求3所述的具有程序内容对外保密功能的芯片，其特征在于，所 述的程序下载控制器(3)工作在所述的非下载模式时-所述的程序下载控制器(3)通过对所述选通器(4)的控制将所述的处理器(1) 与所述的程序存储器(2)相连，并清除所述的处理器(1)的复位状态，使所述的 处理器(1)处于工作状态；所述程序下载控制器(3)接收到程序下载开始命令后， 所述程序下载控制器(3)断开所述处理器(1)与所述程序存储器(2)的连接，同 时保持所述处理器(1)处于复位状态，然后擦除所述程序存储器(2)上的所有数 据，应答所述的程序下载开始的命令，进入下载模式。
5、 根据权利要求3所述的具有程序内容对外保密功能的芯片，其特征在于，所 述的程序下载控制器(3)工作在所述的下载模式时所述的程序下载控制器(3)通过所述的选通器(4)断开所述的处理器(1)同 所述的程序存储器(2)的连接，同时保持所述的处理器(1)为复位状态；所述的 程序下载控制器(3)响应外来的控制命令，并按照命令对所述程序存储器(2)的 相应区域进行下载或擦除操作，并发送应答；所述的程序下载控制器(3)接收到程 序下载结束命令后进入非下载模式。
6、 根据权利要求1所述的具有程序内容对外保密功能的芯片，其特征在于，所 述的程序下载控制器(3)采用不可逆方式进行校验时，所述的不可逆方式包括CRC 编码方式。
7、 一种应用于权利要求1所述的具有程序内容对外保密功能的芯片中的程序下 载方法，包括以下步骤-步骤a)、所述的程序下载控制器(3)读取所要下载程序的文件内容，根据所 述程序存储器(2)中所划分的区域大小，将文件内容分为若干区域，并将程序下载 控制器(3)的寄存器中所保存的错误次数清零，同时设定允许错误的次数；步骤b)、所述的程序下载控制器(3)发送下载开始命令，设定超时时间，并 等待应答；步骤c)、若超时无应答或应答错误，则累加错误次数，并执行下一步，若在 规定的时间内应答正确，则执行步骤e);步骤d)、判断累加后的错误次数是否小于步骤a)中设定的允许错误的次数值， 若小于，则执行步骤b)，否则，报错并退出下载流程；步骤e)、将要下载的数据根据协议封装成下载数据包，按照所述程序存储器 (2)的区域分区发送，并对下载后的数据作校验操作，直至所要下载的程序文件下 载完毕；步骤O 、发送下载结束命令，设定超时时间，并等待应答；步骤g)、若超时无应答或应答错误，则累加错误次数，并执行下一步，若在规定的时间内应答正确，则显示下载成功并退出下载流程。步骤h)、判断累加后的错误次数是否小于步骤a)中设定的允许错误的次数值，若小于，则执行步骤f)，否则报错，并退出下载流程。
8、 根据权利要求7所述的程序下载方法，其特征在于，所述的步骤e)具体包 括以下步骤步骤el-l)、将要下载的数据根据协议封装成下载数据包，按照所述程序存储 器(2)的区域发送，发送完一个区域的下载数据包后，设定等待时间并等待应答的 校验数据；步骤el-2)、判断应答是否正确，若在规定的时间内应答正确，则执行步骤 el-5)，若超时无应答或应答的校验数据错误，则累加错误次数，执行下一步； 步骤el-3)、判断错误次数是否小于步骤a)中设定的允许错误的次数值，若小于，则对当前下载区域发送擦除数据命令，并等待应答，执行下一步；否则，报 错并退出下载流程；步骤el-4)、判断应答是否正确，若在规定的时间内应答正确，则重新执行步 骤el-1)，否则累加错误次数后执行步骤e1-3);步骤el-5)、发送程序存储器(2)的下一个区域的下载数据包，直到数据完 全下载结束。
9、 根据权利要求7所述的程序下载方法，其特征在于，所述的步骤e)包括以 下步骤步骤e2-l)、将要下载的数据根据协议封装成下载数据包，按照所述程序存储 器(2)的区域发送，发送区域的下载数据包后，设定等待时间并等待应答；步骤e2-2)、判断应答是否正确，若在规定的时间内应答正确，则执行步骤 e2-4)，若超时无应答，则累加错误次数，并执行下一步；步骤e2-3)、若错误次数小于步骤a)中设定的允许错误的次数值，则重新执 行步骤e2-l)，对区域的数据重新进行下载，否则报错并退出；步骤e2-4)、继续下载下一个区域的数据包，直到完成对所有区域数据包的下载；步骤e2-5)、程序下载控制器(3)发出校验命令，校验第一个区域的数据； 步骤e2-6)、校验成功后继续发送校验命令校验下一个区域数据，直到校验完 全部数据，执行步骤f);若校验失败就报错退出。
10、 根据权利要求7所述的程序下载方法，其特征在于，在所述的步骤e)中， 对区域数据的下载和校验的顺序采用组合方式，具体包含以下步骤步骤e3-1)、将要下载的数据根据协议封装成下载数据包，按照所述程序存储 器(2)的区域发送，发送区域的下载数据包后，设定等待时间并等待应答；步骤e3-2)、判断应答是否正确，若在规定的时间内应答正确，则执行步骤 e3-4)，若超时无应答，则累加错误次数，并执行下一步；步骤e3-3)、若错误次数小于步骤a)中设定的允许错误的次数值，则重新执 行步骤e3-l)，对区域的数据重新进行下载，否则报错并退出；步骤e3-4)、继续下载还未下载的区域的数据包，或者对已经下载的区域的数 据进行校验；步骤e3-5)、重复执行步骤e3-4)，直到下载并校验完全部数据，执行步骤f);若在步骤e3-4)中出现校验失败就报错退出。
全文摘要
本发明公开了一种具有程序内容对外保密功能的芯片，包括处理器、程序存储器，还包括程序下载控制器、选通器和一个“或门”，程序下载控制器采用不可逆方式进行校验；其中，处理器与程序下载控制器通过连通器分别连接到程序存储器上，芯片外接的复位线与程序下载控制器以及所述“或门”的输入端相连，程序下载控制器的处理器复位控制线与“或门”的另一个输入端相连，“或门”的输出端连接所述处理器的复位线上，程序下载控制器通过通用接口设备与芯片外的设备连接，处理器还连接到芯片内的总线上。本发明采用不可逆的编码校验方式，不为程序在芯片外被读取留出任何逻辑方法，从根本上实现程序数据的保密。
文档编号G06F21/22GK101206703SQ200610169559
公开日2008年6月25日 申请日期2006年12月22日 优先权日2006年12月22日
发明者莉 崔, 希 黄 申请人:中国科学院计算技术研究所