专利名称：印刷电路板设计方法
技术领域：
本发明涉及一种印刷电路板设计技术，更详而言之，涉及一种应 用于通过数据处理装置执行的印刷电路板的布线软件中的印刷电路板 设计方法。
背景技术：
目前印刷电路板上多数布设有具有不同功能的电子元件，例如球栅阵列式(BGA)、覆晶式(Flip Chip)、芯片尺寸封装(Chip size package; CSP)与多芯片模块(MCM， Multi chip module)等的半导体封装结构的电子元件，而且，印刷电路板大多为多层板，各层板之间是 通过通孔(via)电性连接，且该通孔通常是布设于电子元件的多个接脚 之间， 一般是布设于该电子元件的每四颗接脚围成的中间区域。通过例如Allegro、 Protel等现有各类布线软件程序设计印刷电 路板过程中，在设计电子元件时，目前的做法是在该电子元件的所有 接脚之间布设通孔作业完成后，再通过手动方式删除己布设于该电子 元件中心位置且位于二维坐标(横轴坐标及纵轴坐标)上垂直交叉的区 域的二排通孔，以作为该电子元件所需的电源通道，进而提供该电子 元件特定的电流载量；接着，还需以手动方式连接该电子元件中具有 电气属性的接脚至对应的通孔。通过上述设计方式，将耗费大量人力及精力，以执行通孔布设、 电源通道的预留及连线等作业，而且，由于不同的电子元件所具有的 多个接脚的布设方式可能不尽相同，有的电子元件的各该接脚为均匀 分布(规则分布)方式，有的电子元件所具有的各该接脚为不均匀分布 (不规则分布)方式，针对上述两种布设方式选取通孔的布设规则亦不 同，无疑增加了手动布设通孔作业的难度，进而影响了布线效率。综上所述，如何提出一种可解决现有技术缺陷的印刷电路板设计 方法，实为目前亟欲解决的技术问题。发明内容鉴于上述现有技术的缺点，本发明的主要目的在于提供一种印刷 电路板设计方法，以节省时间、人力及精力的耗费，进而提高布线效率。为达到上述目的及其它目的，本发明提供一种印刷电路板设计方 法。本发明的印刷电路板设计方法是应用于通过数据处理装置执行的 印刷电路板的布线软件中，其中，该印刷电路板布设有至少一具有多个接脚(pin)的电子元件，该印刷电路板设计方法包括以下步骤(1)选 取该印刷电路板的所有电子元件，以撷取该各电子元件中的所有接脚 的属性信息以及布局方式，该属性信息包括各该接脚的位置信息、电 气属性信息以及网络(net)属性信息；(2)依据所撷取的该电子元件中的各该接脚的布局方式，计算该电子元件于二维坐标上的排列数量； (3)依据所计算的排列数量以及预设的运算规则，计算得到一第一限 制区域，以通过该第一限制区域将该电子元件分成四个区块；(4)依 据所分成的各该区块，设置各该区块中的接脚布线方向；(5)依据所 撷取的各该接脚的电气属性信息，判断各该接脚是否具有电气属性， 若是，则进至步骤(7)，若否，则进至步骤(6); (6)依据该接脚对应 的区块所设置的接脚布线方向，设定第二限制区域；(7)于该电子元 件的各该接脚之间的非为该第一及第二限制区域的区域中，依据所撷 取的各该接脚的位置信息，并通过一预设的通孔布设规则布设通孔； 以及(8)依据该电子元件的各该接脚对应的区块所设置的接脚布线方 向，并通过所撷取的各该接脚的网络属性信息，在该接脚与对应的通 孔之间执行连线作业。在本发明的印刷电路板设计方法中，该网络属性信息包含该接脚 的布线宽度信息。该二维坐标上的排列数量为该电子元件的接脚于纵 轴坐标上排列的列数及横轴坐标上排列的行数，相应地，该运算规则 为分别将所计算的行数及列数除以2取模的方式，以得到该第一限制 区域，具体而言，该第一限制区域是作为该电子元件的电源通道的十 字通道区域。此外，各该区块中的接脚布线方向为自该十字通道区域 中心向外扩散的方向。再者，该电子元件的各该接脚之间的区域为该电子元件中每四颗 接脚围成的中间区域。该通孔布设规则依据所撷取的各该接脚的位置 信息，以确保该通孔布设位置与对应四颗接脚之间的间距均保持在一 预设安全距离范围内为准。相比于现有技术，应用本发明的印刷电路板设计方法可于对电子 元件布设通孔作业前，预留一作为该电子元件的电源通道的第一限制 区域，并通过该第一限制区域将该电子元件分成四个区块，以设置各 该区块中的接脚布线方向，同时，亦可通过撷取该电子元件的各该接 脚的电气属性信息，以设定无电气属性的接脚对应的区域为第二限制 区域，进而供于该电子元件的非为该第一及第二限制区域的区域布设 通孔，并依据该电子元件的各该接脚对应的区块所设置的接脚布线方 向，通过所撷取的各该接脚的网络属性信息，于该接脚与对应的通孔 之间执行连线作业。由此，即可避免现有技术中因预留作为该电子元 件的电源通道的限制区域是在通孔布设作业后执行，且通孔布设、电 源通道的预留及连线等作业均通过手动方式实施，进而增加布线工作 负担，造成大量时间、人力及精力的耗费，进一步影响了布线效率的 弊端。
图1是用以显示本发明的印刷电路板设计方法的操作流程示意图； 图2A是显示本发明的印刷电路板中的电子元件的较佳实施例的平 面分布示意图；图2B是显示本发明的印刷电路板中的电子元件的各区块接脚布线 方向的较佳实施例的平面示意图；图2C与图2D是显示应用本发明的印刷电路板设计方法执行通孔 设定的较佳实施例的平面示意图；图2E是显示应用本发明的印刷电路板设计方法的布设有通孔的电 子元件的较佳实施例的平面分布示意图；以及图2F是用以显示应用本发明的印刷电路板设计方法的布设有通孔 及信号线的电子元件的较佳实施例的平面分布示意图。 元件符号说明10接脚12垂线A、 B、 C、 D区块 Lp第二限制区域 S10至S18步骤11通孔13信号线Lc、 Lr预留区域Pl接脚具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人 员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。 本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的 各细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种 修饰与变更。请参阅图1，是显示本发明的印刷电路板设计方法的操作流程示意 图。如图所示，本发明的印刷电路板设计方法应用于通过数据处理装 置执行的印刷电路板的布线软件，该数据处理装置可例如为个人电脑、 笔记型电脑、服务器或工作站等，而该布线软件则可例如为Allegro、 Protel等。于本实施例中，该印刷电路板是布设有至少一具有多个接 脚(pin)的电子元件，更详而言之，该电子元件为球栅阵列式(Ball Grid Array; BGA)、覆晶式(Flip Chip)、或芯片尺寸封装(Chip size package; CSP)等。以下将一并配合图2A至图2F详细说明本发明的印 刷电路板设计方法的具体操作步骤。如图l所示，首先执行步骤SIO，选取该印刷电路板的所有电子元 件(于本实施例中，是以该印刷电路板中所有接脚分布规则的单个电子 元件为例进行说明，但不以此为限)，以撷取该电子元件中的所有接脚 的属性信息以及布局方式，该属性信息包括各该接脚的位置信息、电 气属性信息以及网络(net)属性信息。其中，该接脚的位置信息包括该 接脚的中心点位置信息；而该网络属性信息包含该接脚的布线宽度信 息。接着进行步骤Sll。在步骤Sll中，依据所撷取的该电子元件中的各该接脚的布局方 式，计算该电子元件于二维坐标上的排列数量。其中，该二维坐标上 的排列数量为该电子元件的接脚于纵轴坐标上排列的列数及横轴坐标上排列的行数。接着进行步骤S12。在步骤S12中，依据所计算的排列数量以及预设的运算规则，计 算得到一第一限制区域。其中，该运算规则为分别将所计算的行数及 列数除以2取模的方式，以得到该第一限制区域。具体而言，是分别 利用所计算的该电子元件的接脚在纵轴坐标上排列的列数(r)及横轴 坐标上排列的行数(c)进行计算，以分别得出该电子元件在纵^^坐标上 的预留区域(Lr)及横轴坐标上的预留区域(Lc)，进而由该预留区域(Lr) 及(Lc)构成该第一限制区域。其中，该预留区域(Lr)及(Lc)的计算方 式如等式(l)所示<formula>formula see original document page 8</formula>(1)举例而言，如图2A所示，该电子元件均匀布设有10行X10列的 接脚，则通过上述等式(l)计算得到(Lr)二5及(Lc) =5，即表示该预留 区域(Lr)位于该电子元件纵轴坐标上的第5列间隙处(如图2A所示的 Lr区域)，该预留区域(Lc)位于该电子元件横轴坐标上的第5行间隙处 (如图2A所示的Lc区域)，则由该Lr区域与Lc区域构成了该第一限 制区域。具体而言，该第一限制区域作为该电子元件的电源通道的十 字通道区域，以提供该电子元件特定的电流载量。接着进行步骤S13。在步骤S13中，依据所计算的第一限制区域，将该电子元件分成 四个区块，如图2A所示的区块A、 B、 C、及D。接着进行步骤S14。在步骤S14中，依据所分成的各该区块A、 B、 C、及D，布设各该 区块A、 B、 C、及D中的接脚布线方向。各该区块A、 B、 C、及D中的 接脚布线方向为自该十字通道区域中心向外扩散的方向(如图2B的各 该区域的箭头方向所示)。接着进行步骤S15。在步骤S15中，依据所撷取的各该接脚的电气属性信息，判断各 该接脚是否具有电气属性，若是，则进至步骤S17，若否，则迸至步骤 S16。在步骤S16中，依据该接脚对应的区块所设置的接脚布线方向， 设定第二限制区域。更详而言之，请参阅图2A，如图所示，该电子元件具有无电气属性的接脚P1，而该接脚P1对应的区块为区块D，依据 如图2B所示的区块D所设置的接脚布线方向，得到该接脚Pl对应的 可布设通孔区域为如图2A所示的区域Lp，由于该接脚Pl无电气属性， 故无需于该区域Lp布设通孔，则设定该区域Lp为第二限制区域。接 着进行步骤S17。在步骤S17中，在该电子元件的各该接脚之间的非为该第一及第 二限制区域的区域中，依据所撷取的各该接脚的位置信息，并通过一 预设的通孔布设规则布设通孔。其中，该电子元件的各该接脚之间的 区域为该电子元件中每四颗接脚围成的中间区域，相应地，该通孔布 设规则是依据所撷取的各该接脚的位置信息，以确保该通孔布设位置 与对应四颗接脚之间的间距均保持在一预设安全距离范围内为准。具体而言，该通孔布设规则为当该电子元件中每四颗接脚10分布 规则(均匀分布)时，则将该四颗接脚10的二对角线的交点作为通孔11 布设位置(如图2C的接脚规则分布的状况所示)，此处需予以说明的是， 复需确认待设置于该交点处的通孔11至该四颗接脚10之间的间距是 否在一预设安全距离范围，若否，则选取较预设的通孔尺寸小的通孔 11进行布设；当该电子元件中每四颗接脚10分布不规则(不均匀分布) 时，则选取与该四颗接脚10的二对角线中长度最短的对角线的中点为 垂足，生成一垂线12，以在该垂线12上确定与该四颗接脚IO之间的 间距均未超出一预设安全距离范围的一点作为通孔布设位置(如图2D 的接脚不规则分布的状况所示)，同理，倘若于该垂线12上无法确定 满足上述条件的通孔布设位置，则选取较预设的通孔尺寸小的通孔11， 重复上述步骤于该垂线12上确定一点，以使该点至该四颗接脚10之 间的间距均未超出一预设安全距离范围。通过上述预设的通孔布设规 则，即可得到如图2E所示的已布设有通孔11的电子元件平面示意图。 接着进行步骤S18。在步骤S18中，依据该电子元件的各该接脚10对应的区块所设置 的接脚布线方向，并通过所撷取的各该接脚10的网络属性信息，在该 接脚10与对应的通孔11之间执行连线作业。亦即，依据该电子元件 的各该接脚10对应于图2B所示的各该区块A、 B、 C、及D所设置的接 脚布线方向，并通过所撷取的各该接脚10的布线宽度信息，于该接脚10与对应的通孔11之间布设信号线13，以完成连线作业。由此，即 完成对该电子元件的电源通道的预留、通孔布设及连线等作业。承上所述，本发明的印刷电路板设计方法为首先撷取该印刷电路 板的电子元件中所有接脚的属性信息及布局方式；其次，依据上述布 局方式计算该电子元件于二维坐标上的排列数量，并通过预设的运算 规则，据以得到一第一限制区域，以供将该电子元件分成四个区块； 复次，设置各该区块中的接脚布线方向；然后，设定无电气属性的接 脚对应的区域为第二限制区域；接着，依据所撷取的各该接脚的属性 信息以及一通孔布设规则，于该电子元件的非为该第一及第二限制区 域的区域布设通孔；最后，依据该电子元件的各该接脚对应的区块所 设置的接脚布线方向及所撷取的各该接脚的网络属性信息，在该接脚 与对应的通孔之间执行连线作业，由此即可节省大量时间、人力及精 力的耗费，以提高布线效率。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制 本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下， 对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应以 权利要求书的范围为依据。
权利要求
1.一种印刷电路板设计方法，应用于通过数据处理装置执行的印刷电路板的布线软件中，该印刷电路板布设有具有多个接脚的电子元件，该印刷电路板设计方法包括以下步骤步骤一、选取该印刷电路板的所有电子元件，以撷取该各电子元件中的所有接脚的属性信息以及布局方式，且该属性信息包括各该接脚的位置信息、电气属性信息以及网络属性信息；步骤二、依据所撷取的该电子元件中的各该接脚的布局方式，计算该电子元件于二维坐标上的排列数量；步骤三、依据所计算的排列数量以及预设的运算规则，计算得到第一限制区域，以通过该第一限制区域将该电子元件分成四个区块；步骤四、依据所分成的各该区块，设置各该区块中的接脚布线方向；步骤五、依据所撷取的各该接脚的电气属性信息，判断各该接脚是否具有电气属性，若是，则进至步骤七，若否，则进至步骤六；步骤六、依据该接脚对应的区块所设置的接脚布线方向，设定第二限制区域，并进至步骤七；步骤七、在该电子元件的各该接脚之间的非为该第一及第二限制区域的区域中，依据所撷取的各该接脚的位置信息，并通过预设的通孔布设规则布设通孔；以及步骤八、依据该电子元件的各该接脚对应的区块所设置的接脚布线方向，并通过所撷取的各该接脚的网络属性信息，在该接脚与对应的通孔之间执行连线作业。
2. 根据权利要求1所述的印刷电路板设计方法，其中，该网络属 性信息包含该接脚的布线宽度信息。
3. 根据权利要求1所述的印刷电路板设计方法，其中，该二维坐 标上的排列数量为该电子元件的接脚于纵轴坐标上排列的列数及横轴 坐标上排列的行数。
4. 根据权利要求3所述的印刷电路板设计方法，其中，该运算规 则为分别将所计算的行数及列数除以2取模的方式，以得到该第一限制区域。
5. 根据权利要求1或4所述的印刷电路板设计方法，其中，该第一限制区域作为该电子元件的电源通道的十字通道区域。
6. 根据权利要求5所述的印刷电路板设计方法，其中，各该区块 中的接脚布线方向为自该十字通道区域中心向外扩散的方向。
7. 根据权利要求1所述的印刷电路板设计方法，其中，该电子元 件的各该接脚之间的区域为该电子元件中每四颗接脚围成的中间区域。
8. 根据权利要求7所述的印刷电路板设计方法，其中，该通孔布 设规则是依据所撷取的各该接脚的位置信息，以确保该通孔布设位置 与对应四颗接脚之间的间距均保持在一预设安全距离范围内为准。
9. 根据权利要求1所述的印刷电路板设计方法，其中，该电子元 件为球栅阵列式、覆晶式或芯片尺寸封装的其中一者。
全文摘要
本发明公开了一种印刷电路板设计方法，先行撷取该印刷电路板的电子元件中所有接脚的属性信息以及布局方式，依据上述布局方式计算该电子元件于二维坐标上的排列数量，并通过预设的运算规则，据以得到一第一限制区域，以供将该电子元件分成四个区块；复次，设置各该区块中的接脚布线方向；然后，设定无电气属性的接脚对应的区域为第二限制区域；接着，依据所撷取的各该接脚的属性信息以及一通孔布设规则，在该电子元件的非为该第一及第二限制区域的区域布设通孔；最后，依据所撷取的各该接脚的属性信息以及所设置的接脚布线方式，在该接脚与对应的通孔之间执行连线作业，由此提高布线效率。
文档编号G06F17/50GK101303704SQ20071010229
公开日2008年11月12日 申请日期2007年5月10日 优先权日2007年5月10日
发明者曹庆娟, 范文纲 申请人:英业达股份有限公司