专利名称：一种看门狗复位电路及复位方法
技术领域：
涉及吧丁双將X现邻二 一种看门狗复位电路及复位方法.
特别涉及
背景技术：
目前，基站上的大多数单板上都有CPU、看门狗、EPLD等芯片。其中 CPU是单板管理维护的大脑，EPLD则充当地址译码、片选和复位分配以及 配合看门狗等功能。EPLD的版本在单板实现后一次性烧入。单板的看门狗 电路实现方式多样，但总体思想都是CPU通过EPLD拓展喂狗时间，延长 了看门狗芯片复位时长。然而随着EPLD芯片容量的不断增大，EPLD完成 的功能越来越多，为了提高设计灵活性，很多单板在设计时都要求EPLD可 在线升级版本，从而降低一次性烧入版本带来的设计风险。这时就产生一个 问题，EPLD在升级版本的时候所有IO引脚三态，也就是说看门狗电路此 时失去作用，因此急需一种电路或方法以解决EPLD升级版本时看门狗电路 无法起作用的问题。
发明内容
本发明要解决的技术问题是提供一种看门狗复位电路及复位方法，以保证在可编程器件升级期间看门狗电路的正常工作。
为了解决上述技术问题，本发明提供了一种看门狗复位电路，包括串联 连接的CPU、看门狗模块、可编程器件，还包括至少一个具有计时功能的 元件，所述元件与所述可编程器件并联设置，输出复位信号至所述看门狗模 块的复位信号端口，所述元件接收CPU的总线信号，在所述可编程器件升 级时开始计时，如果计时时间内CPU死机，则所述元件在计时时间到时， 向看门狗模块输出复位信号，由所述看门狗模块向CPU输出上电复位信号
使CPU重新启动。
进一步地，所述可编程器件与所述具有计时功能的元件的复位信号经过 逻辑与模块后，输出到看门狗模块的复位信号端口。
进一步地，在所述看门狗模块的复位信号端口设置一手动开关。
进一步地，所述具有计时功能的元件的计时时间为预计的可编程器件的 升级时间。
进一步地，所述具有计时功能的元件为可编程逻辑器件或具有计时功能 的处理器。
进一步地，当采用可编程逻辑器件作为具有计时功能元件时，所述可编
程逻辑器件采用以下器件之一电可编程逻辑器件即EPLD、复杂可编程逻 辑器件即CPLD、现场可编程门阵列即FPGA;当采用处理器作为具有计时 功能元件时，所述处理器釆用数字信号处理器DSP。
为了解决上述技术问题，本发明还提供了一种看门狗复位方法，当CPU 判断可编程器件需要升级时，通知具有计时功能的元件开始计时，并升级可 编程器件，如果在所述元件定时时间到达前CPU死机，则所述元件在定时 时间到达时，向看门狗模块输出复位信号，看门狗模块向CPU输出上电复 位信号使CPU重新启动。
进一步地，所述具有计时功能的元件的计时时间为预计的可编程器件的 升级时间。
进一 步地，所述具有计时功能的元件为可编程逻辑器件或具有计时功能 的处理器。
进一步地，当采用可编程逻辑器件作为具有计时功能元件时，所述可编 程逻辑器件采用以下器件之一电可编程逻辑器件即EPLD、复杂可编程逻 辑器件即CPLD、现场可编程门阵列即FPGA;当采用处理器作为具有计时 功能元件时，所述处理器采用数字信号处理器DSP。
本发明方法适用于多数数字通信单板。采用本发明所述电路和方法，可 以保证看门狗电路在可编程器件升级期间正常工作，看门狗电路更灵活，系 统的复位功能更加可靠。本发明中逻辑与模块完成两个可编程器件输出信号 的逻辑与功能，从而使两个可编程器件都可以完成复位CPU功能。本发明 的灵活性在于逻辑与模块可以是分立的逻辑与门，也可以是芯片引脚逻辑线 与。本发明的灵活性还在于可编程器件二也可以是信号处理器等其它器件，
只要CPU可以访问并且具有计时功能即可。
图l是本发明看门狗复位电路结构示意图2是本发明实施例在TD-SCDMA系统中看门狗复位电路示意图； 图3是本发明看门狗电路复位流程图4是本发明实施例在TD-SCDMA系统中看门狗电路复位流程图。
具体实施例方式
下面结合附图和具体实施方式
对本发明作进一步详细描述。
如图1所示，本发明为实现可编程器件升级期间看门狗电路仍正常工作 的看门狗复位电路中，设置了两个以上的可编程器件，新增可编程器件二是 在可编程器件一升级版本期间充当临时看门狗，是另外一个看门狗，因此也 可将本发明提供的看门狗电路视为一种多看门狗复位电路。图1显示了有两 个可编程器件的情况，多看门狗电路包括以下模块
CPU处理器，通过总线与可编程器件相连接，以及接收看门狗电路发 出的上电复位信号(Power_Reset);
可编程器件一，用于配合看门狗芯片实现单板看门狗功能，起到扩展延 时的作用；
看门狗芯片，其看门狗输入端(WDI)和看门狗输出端(WDO)与可 编程器件一相连，当WDI引脚在一定的时间内没有电平变化，WDO会输出 一负脉冲，当手动复位信号(Manu—Reset)出现负脉沖时，看门狗芯片就会
产生一定宽度的复位脉冲(Powreset信号)输出到CPU;
除了使用专门的看门狗芯片，其他能实现看门狗功能的模块均可。
可编程器件二，当可编程器件一升级时，设置定时时间，在定时时间到 时，输出负脉冲到Manu—Reset上，通过看门狗芯片触发CPU复位；
定时时间可以根据需要设定， 一般为预计的可编程器件的升级时间。除 了采用可编程器件(如电可编程逻辑器件EPLD、复杂可编程逻辑器件 CPLD、现场可编程门阵列FPGA等)夕卜，还可采用处理器来实现，如数字 信号处理器DSP,总之，只要有计时功能的元件均可实现。
逻辑与模块logl，接收可编程器件一和可编程器件二的复位信号，经过 逻辑与运算后，向看门狗芯片输出Manu—Reset。
利用本发明电路，在TD-SCDMA系统中实现的多看门狗复位电路，如 图2所示。在本实施例中，看门狗芯片采用706;可编程器件选用了EPLD (复杂可编程逻辑器件)和FPGA (现场可编程门阵列)，其中EPLD作为 与看门狗芯片配合实现看门狗功能的可编程逻辑器件一；另外，在逻辑与门 的输出与看门狗芯片的输入之间增加了一个手动复位开关Switch,向看门狗 芯片发送手动复位信号(Manu—Reset),以方便在实际应用时，手动复位CPU。 看门狗芯片接收EPLD和/或FPGA的信号向CPU发出上电复位信号，或者 通过复位开关手动复位。
图3为本发明实现多看门狗复位的流程圓，包括以下步骤 步骤310、 CPU正常运行，看门狗电路正常工作；
步骤320、 CPU根据可编程器件一当前的版本判断可编程器件一是否需 要升级加载，如果是，跳到步骤330,否则返回步骤310;
CPU可设置为定期检测可编程器件一是否需要升级。
步骤330、 CPU通知可编程器件二开启定时功能，可编程器件二计时开 步骤340、 CPU升级可编程器件一的版本；
步骤350、如果在可编程器件二定时时间内CPU死机，转到步骤370， 否则跳到步骤360;
步骤360、 CPU通知可编程器件二可编程器件一版本加载成功，关闭定 时器，返回步骤310;
步骤370、可编程器件二定时时间到，向看门狗芯片输出复位信号，看 门狗芯片收到手动复位信号，则向CPU输出复位信号；
步-骤380、 CPU重新启动；
步骤390、 CPU启动成功。
在步骤360中CPU通知可编程器件二可编程器件一加载成功后，以及 步骤3卯中，CPU启动成功后，CPU可以继续使用可编程器件一作为看门 狗电路，后续处理与本发明无关。
对于可编程器件二的定时器，当CPU复位时，可通过复位信号关闭可 编程器件二的定时器，如果CPU不复位，则可在CPU加载可编程器件一新 版本成功后关闭该定时器，此处方法有很多种。
在TD-SCDMA系统中，采用上述方法实现多看门狗的流程如图4所示， 可编程器件选用了 EPLD和FPGA，定时器定时时间以5秒为例，步骤如下.-
步骤410、 CPU正常运行，看门狗电3各正常工作；
步骤420、判断EPLD是否需要升级，如果是，跳到步骤430,否则调 到步骤410;
步骤430、 CPU通知FPGA开启定时功能，倒计时5秒钟开始； 步骤440、 CPU升级EPLD版本；
步骤450、如果在定时时间内CPU升级EPLD版本成功，执行步骤460, 如果CPU死机跳到步骤470;
步骤460、 CPU通知FPGA可编程器件一EPLD版本加载成功，计时功 能 关闭，返回步骤410;
步骤470、 FPGA5秒钟计时截止，输出CPU复位脉冲信号;
步骤480、 CPU重新启动；
步骤4卯、CPU启动成功，返回步骤410;
虽然结合示图上述应用详细描述了本发明的实施例，但这并不是本发明 实际应用唯一方法，对于本领域的熟练技术人员来说，仍可以对上述实施方 式作出#"改而不改变本发明的实质和范围。
权利要求
1.一种看门狗复位电路，包括串联连接的CPU、看门狗模块、可编程器件，其特征在于，还包括至少一个具有计时功能的元件，所述元件与所述可编程器件并联设置，输出复位信号至所述看门狗模块的复位信号端口，所述元件接收CPU的总线信号，在所述可编程器件升级时开始计时，如果计时时间内CPU死机，则所述元件在计时时间到时，向看门狗模块输出复位信号，由所述看门狗模块向CPU输出上电复位信号使CPU重新启动。
2、 如权利要求l所述的电路，其特征在于，所述可编程器件与所述具 有计时功能的元件的复位信号经过逻辑与模块后，输出到看门狗模块的复位 信号端口。
3、 如权利要求1或2所述的电路，其特征在于，在所述看门狗模块的 复位信号端口设置一手动开关。
4、 如权利要求1或2所述的电路，其特征在于，所述具有计时功能的 元件的计时时间为预计的可编程器件的升级时间。
5、 如权利要求1或2所述的电路，其特征在于，所述具有计时功能的 元件为可编程逻辑器件或具有计时功能的处理器。
6、 如权利要求5所述的电路，其特征在于，当采用可编程逻辑器件作为具有计时功能元件时，所述可编程逻辑器件 采用以下器件之一电可编程逻辑器件即EPLD、复杂可编程逻辑器件即 CPLD、现场可编程门阵列即FPGA;当采用处理器作为具有计时功能元件时，所述处理器釆用数字信号处理 器DSP。
7、 一种看门狗复位方法，其特征在于，当CPU判断可编程器件需要升 级时，通知具有计时功能的元件开始计时，并升级可编程器件，如果在所述 元件定时时间到达前CPU死机，则所述元件在定时时间到达时，向看门狗 模块输出复位信号，看门狗模块向CPU输出上电复位信号使CPU重新启动。
8、 如权利要求7所述的方法，其特征在于，所述具有计时功能的元件 的计时时间为预计的可编程器件的升级时间。
9、 如权利要求8所述的方法，其特征在于，所述具有计时功能的元件为可编程逻辑器件或具有计时功能的处理器。
10、 如权利要求9所述的方法，其特征在于，当采用可编程逻辑器件作为具有计时功能元件时，所述可编程逻辑器件 采用以下器件之一电可编程逻辑器件即EPLD、复杂可编程逻辑器件即 CPLD、现场可编程门阵列即FPGA;当釆用处理器作为具有计时功能元件时，所述处理器采用数字信号处理 器DSP。
全文摘要
本发明公开了一种看门狗复位电路及复位方法，以保证在可编程器件升级期间看门狗电路的正常工作。所述看门狗复位电路，包括串联连接的CPU、看门狗模块、可编程器件，还包括至少一个具有计时功能的元件，所述元件与所述可编程器件并联设置，输出复位信号至所述看门狗模块的复位信号端口，所述元件接收CPU的总线信号，在所述可编程器件升级时开始计时，如果计时时间内CPU死机，则所述元件在计时时间到时，向看门狗模块输出复位信号，由所述看门狗模块向CPU输出上电复位信号使CPU重新启动。
文档编号G06F11/00GK101369237SQ20071012967
公开日2009年2月18日 申请日期2007年8月14日 优先权日2007年8月14日
发明者周代彬, 张成安 申请人:中兴通讯股份有限公司