专利名称：确定系统配置信息的控制装置的制作方法
技术领域：
本实用新型涉及一种计算机领域，尤其涉及服务器上确定系统配置信息的控 制装置。
背景技术：
在一个系统处于待机(standby)状态以及运行(power on)状态时，BMC (Baseboard Management Controller ，基板管理控制器)以及BIOS (Basic Input/Output System ，基本输入/输出系统)分别可以通过读取System ID (系 统身份标识)的信号来确认系统的配置信息，以便BMC与BIOS选择正确的模式进 行工作。而System ID信号的不同高低组合表达了硬件的不同配置信息，正是这种 不同的高低组合实现了一个硬盘上具有多种配置，即"一板多吃"的可能。
现有的确定系统配置信息的控制装置如图l所示，System ID信号一端被上拉 到3. 3V待机电源端，同时另一端被下拉到地，中间可以通过跳线来选择其高低电 平。这些System ID信号的中间又同时连接到MCP55 (AMD架构中的一个芯片)和 W83601R (控制主板电路开关的一个芯片)，BIOS和BMC分别在系统运行和待机时 通过MCP55与W83601R读取System ID信号，并通过读取到的System ID信号不同
电平的组合判断硬件的配置。
但是，BMC倘若在系统处于待机状态时去读取System ID信号的电平组合状态， 按照现有的设计，当系统处于待机状态时，MCP55会将System ID信号全部拉低， 导致BMC读取的System ID信号全为低，从而导致BMC获取错误的系统配置。
中国专利公告号为CN2752856Y的实用新型专利揭示了一种避免电脑装置硬件 侦询信号异常的控制装置，用以解决计算机装置在执行硬件侦询功能时所可能发生 侦测到错误信号的问题。请參阅图2，避免电脑装置硬件侦询信号异常的控制装置 是在计算机中具有硬件侦询功能的组件的硬件侦询引脚与一连接于计算机的外部 装置207的信号引脚间具有一硬件侦询异常防制电路205，通过硬件侦询异常防制电路205使计算机在电源启始时，将外部装置207的信号引脚与中央处理单元201 的信号引脚作信号隔离。
上述避免电脑装置硬件侦询信号异常的控制装置是在硬件侦询异常防制电路 205中，利用三极管为控制开关，并通过开关的断开或截止，而有效地将外部装置 的信号引脚与中央处理单元的信号引脚作信号隔离。但是上述避免电脑装置硬件侦 询信号异常的控制装置只能使用于中央处理单元及外部装置之间，并不适用于控制 System ID信号的电平转换，并不能解决现今BMC获取错误的系统配置的问题。
发明内容
本实用新型的目的是提供一种确定系统配置信息的控制装置，以解决现有技 术中系统待机状态下基板管理控制器获取错误的系统信息的问题。
本实用新型提出一种确定系统配置信息的控制装置，包括芯片组、跳线模块、 待机电源端、运行电源端、接地端、系统配置信息读取端以及开关，跳线模块一端 接待机电源端，另一端接接地端，开关设置于芯片组及跳线模块之间，且接至运行 电源端，用以在系统运行时导通跳线模块与芯片组的连接，在系统待机时断开跳线 模块与芯片组的连接。
依照本实用新型较佳实施例的所述确定系统配置信息的控制装置，芯片组为 MCP55芯片组。开关为三极管，三极管具有第一集电极/发射极、第二集电极/发射 极以及基极，第一集电极/发射极耦接至芯片组，第二集电极/发射极耦接至跳线模 块，基极耦接至运行电源端。
依照本实用新型较佳实施例的所述确定系统配置信息的控制装置，其还包括 一 W83601R芯片，该W83601R芯片连接至基板管理控制器。
依照本实用新型较佳实施例的所述确定系统配置信息的控制装置，该芯片组 连接至基本输入/输出系统。
依照本实用新型较佳实施例的所述系统配置信息的控制装置，待机电源端为 3. 3V待机电源端。
本实用新型因采用了开关，因此在系统待机时可以将芯片组与跳线模块隔离， 避免系统身份标识信号的电平被芯片组拉低，而造成基板管理控制器读取错误的系 统信息。
图1为现有System ID信号上拉电路图2为公告号为CN2752856Y的实用新型专利实施例的避免电脑装置硬件侦询 信号异常的控制装置结构示意图3为本实用新型实施例的一种确定系统配置信息的控制装置结构示意图； 图4为本实用新型另一实施例的一种确定系统配置信息的控制装置结构示意
图5为本实用新型实施例的一种系统身份标识信号的电路图。
具体实施方式
以下结合附图，具体说明本实用新型。
请参见图3，其为本实用新型实施例的一种确定系统配置信息的控制装置 结构示意图。
本实施例的确定系统配置信息的控制装置包括芯片组301、跳线模块305、 待机电源端307、运行电源端308、系统配置信息读取端309、接地端以及开关 303。此开关303设置于芯片组301及跳线模块305之间，且开关303与运行 电源端308相连。
芯片组301可以是MCP55芯片组，其是AMD架构中的一个芯片，其功能是 负责总线之间的通信。跳线模块305用以控制System ID (系统身份标识)信 号电平不同的高低组合。在系统工作时，跳线模块305与芯片组301之间传输 信号。在系统待机时，跳线模块305与系统配置信息读取端309之间传输信号， 但此时芯片组301会将跳线模块305输出端的信号电平拉低。为避免这种情况 发生，现在芯片组301与跳线模块305之间增加一个开关303，此开关303还 连接至运行电源端308。在系统工作运行时，开关303接收运行电源端308发 送的上拉电，并导通芯片组301与跳线模块305之间的路径。在系统待机时， 运行电源端308没有提供上拉电，开关303断开芯片组301与跳线模块305之 间的路径，以使芯片组301不会将跳线模块305输出端的信号拉低。
请参见图4，其为本实用新型另一实施例的一种确定系统配置信息的控制装置结构示意图。
本实施例的确定系统配置信息的控制装置包括MCP55芯片411、跳线模块 305、接地端、3. 3V待机电源端407、运行电源端308、 W83601R芯片401、基 本输入/输出系统(BIOS) 403、中央处理器(CPU) 409、基板管理控制器(BMC) 405以及开关303。开关303设置于MCP55芯片411及跳线模块305之间，基 本输入/输出系统403连接至MCP55芯片411。 W83601R芯片401连接至跳线模 块305，基板管理控制器405连接至W83601R芯片401。运行电源端308连接 至开关303，其中图3中的待机电源端307可以为本实施例中的3. 3V待机电源 端407。
System ID信号的不同高低组合表达了硬件的不同配置信息，跳线模块305 可以控制System ID信号不同的高低组合。在系统运行时，运行电源端308为 高电平，开关303接收运行电源端308的上拉电并导通MCP55晶片411与跳线 模块305之间的路径，此时中央处理器409依据基本输入/输出系统403中的 指令透过MCP55芯片411来读取System ID信号的电平来判断系统的配置信息， 从而选择正确的模式进行工作。当系统待机时，运行电源端308为低电平，开 关303接收运行电源端308的低电平并断开MCP55晶片411与跳线模块305之 间的路径，以使MCP55晶片411不会将跳线模块305输出端的信号拉低。此时， 基板管理控制器可以通过W83601R芯片401读取System ID信号的电平来判断 系统在各个状态下的配置状态，从而选择正确的模式进行工作。
另外，开关303可以是多个三极管501，请参见图5，每个三极管501具 有第一集电极/发射极、第二集电极/发射极以及基极，第一集电极/发射极耦 接至MCP55芯片组503，第二集电极/发射极以及基极耦接至跳线模块407，基 极耦接至运行电源端308。
本实用新型因采用了开关，因此在系统待机时可以将MCP55芯片与跳线模 块隔离，避免系统身份标识信号的电平被MCP55芯片拉低，而造成基板管理控 制器读取错误的系统信息。
以上公开的仅为本实用新型的几个具体实施例，但本实用新型并非局限于 此，任何本领域的技术人员能思之的变化，都应落在本实用新型的保护范围内。
权利要求1、一种确定系统配置信息的控制装置，其特征在于，包括一芯片组、一跳线模块、一待机电源端、一系统配置信息读取端以及一接地端，该跳线模块一端接该待机电源端，另一端接该接地端，其特征在于，该控制装置还包括一开关以及一运行电源端，该开关设置于该芯片组及该跳线模块之间，且接至该运行电源端，用以在系统运行时导通该跳线模块与该芯片组的连接，在系统待机时断开该跳线模块与该芯片组的连接。
2、 如权利要求l所述的确定系统配置信息的控制装置，其特征在于，该芯片 组为MCP55芯片组。
3、 如权利要求1所述的确定系统配置信息的控制装置，其特征在于，该开关 为一三极管，该三极管具有第一集电极/发射极、第二集电极/发射极以及基极，第 一集电极/发射极耦接至该芯片组，第二集电极/发射极耦接至该跳线模块，基极耦 接至该运行电源端。
4、 如权利要求1所述的确定系统配置信息的控制装置，其特征在于，其还包 括一 W83601R芯片，该W83601R芯片连接至基板管理控制器。
5、 如权利要求1所述的确定系统配置信息的控制装置，其特征在于，该芯片 组连接至基本输入/输出系统。
6、 如权利要求1所述的确定系统配置信息的控制装置，其特征在于，该待机 电源端为3.3V待机电源端。
专利摘要本实用新型提出一种确定系统配置信息的控制装置，包括芯片组、跳线模块、待机电源端、运行电源端、接地端、系统配置信息读取端以及开关，跳线模块一端接待机电源端，另一端接接地端，开关设置于芯片组及跳线模块之间，且接至运行电源端，用以在系统运行时导通跳线模块与芯片组的连接，在系统待机时断开跳线模块与芯片组的连接。本实用新型因采用了开关，因此在系统待机时可以将芯片组与跳线模块隔离，避免系统身份标识信号的电平被芯片组拉低，而造成基板管理控制器读取错误的系统信息。
文档编号G06F11/00GK201134092SQ200720077329
公开日2008年10月15日 申请日期2007年12月26日 优先权日2007年12月26日
发明者刘士豪, 王艳丽 申请人:英业达科技有限公司;英业达股份有限公司