专利名称：具有带多相控制输入端的并联功能电路的电路的制作方法
技术领域：
本发明涉及一种包含了每个都需要多相控制信号的多个并联功 能电路的电路。
背景技术：
美国专利5,463,340公开了一种包括主从级链的移位寄存器。在 工作中，时钟信号首先提供来在多个级之间复制数据，然后提供来在 多个级内部从主触发器到从触发器复制数据，所述从触发器把数据供 给该级的输出端。因此，从触发器中的数据总是仅在所述数据已被复 制到下一级的主触发器之后才被覆写。
美国专利5，463，340使用从一个时钟信号得出的四个控制信号来 控制每个移位寄存器级，两个控制信号用于主触发器，另两个控制信 号用于从触发器。在每个触发器中，控制信号分别控制通过和保持功 能。通过将时钟信号施加到反向器链并使用来自每个反向器输出端的 控制信号来生成四个控制信号。
然而，如果必须控制大量移位寄存器级，则这种生成控制信号 的方式是不可靠的。控制信号的效果会取决于多个级中的数据。
发明内容
其中的一个目的是提供这样一种电路，其中以更加可靠的方式 提供多相控制电路。
提供了根据本发明的电路。这里，使用单触发电路链来针对多 个功能电路的每一个产生一组多相控制信号。在一个实施例中，每个 功能电路包括一个移位寄存器链，该移位寄存器链包括多个移位寄存 器级，移位寄存器级各自的移位控制输入端分别耦接到各个多相控制 输出端。在另一个实施例中，移位寄存器链每个都包括至少三个移位寄存器级，在移位寄存器链中相继地处于较下游的移位寄存器级的移 位控制输入端耦接到在单触发电路链中相继地处于较上游的单触发 电路的输出端。
在单触发电路链中的每个单触发电路包括对来自单触发电路的 多相控制信号进行定义的双稳态电路。双稳态电路具有耦接到多相控 制输出端的复位输入端。因此，多相控制输出端上的脉冲仅在所述脉 冲已经产生足以控制功能电路的逻辑电平改变之后才被终止。由于大 量功能电路的载入而导致脉冲的缓慢产生不会阻碍产生有效脉冲。
在一个实施例中，所述电路包括其输出端与各自的功能电路的 数据输入端相耦接的多个数据采样电路，数据采样电路的采样控制输 入端耦接到基本控制信号输入端，并且不与单触发电路链耦接。因此， 预先数据采样不会受到单触发电路所导致的延迟的影响。在另一个实 施例中，每个功能电路包括一个移位寄存器链。在这种情况下，在预 先采样之后，移位寄存器链中将会从下游移位寄存器级开始启动移 位，并相继启动较上游的移位寄存器级，直到到达位于采样级之后的 那个移位寄存器级。
在一个实施例中，控制电路包括另一个双稳态电路，以控制采 样级来使得在位于采样级之后的第一移位寄存器级从该采样级获取 数据以后，采样级跟随输入数据。这使得可以减小对基本控制信号施 加的制约。
在另一个实施例中，控制电路使得采样级能够在脉冲已经到达 单触发电路链末端之后并且在基本控制信号已经告知保持周期结束 之后开始跟随输入数据。这个增加的采样响应速度对基本控制信号几 乎没有制约或者没有制约。
采用以下附图，从示例实施例的描述中将会明了这些以及其它 目的和方面。
图1示出具有第一控制电路的移位寄存器。
图2示出具有采样级的移位寄存器。图2a示出另一移位寄存器。
图3示出具有第二控制电路的移位寄存器。
图4示出包括逻辑电路的移位寄存器。
具体实施例方式
图1示出具有控制电路12和移位控制线14a-14c的移位寄存器 10。移位寄存器10包括移位寄存器级100a-100f链。仅示出一个移 位寄存器级100a的细节。其它的都类似。移位寄存器级100a包括一 对交叉耦接的反向器102、 104和一个写电路106，写电路106的数 据输入端耦接到前一个移位寄存器级100a-100f和写保持控制输入 端。移位寄存器电路按照链100a，c，e、 100b，d，f来耦接，位于链中的 上游的移位寄存器级的输出端相继地连接到位于该链中的下游的移 位寄存器级。另外，移位寄存器级100a-100f可以包括与反向器102、 104中之一的输出端相耦接的输出缓冲电路，比如反向器。
在一个实施例中，移位寄存器是可编程逻辑器件的一部分，移 位寄存器级用于把配置信号供给比如多路复用器或可编程逻辑电路 之类的可配置电路。
将移位寄存器级100a-100f分成多个组，在组内通过各自的移位 控制线14a-14c将保持控制输入端相互耦接起来。优选地，以具有移
位寄存器级行和列的矩阵布局来将移位寄存器级100a-100f布置在一 个集成电路中，每一行定义了其中保持控制输入端相互耦接的各组移
位寄存器级100a-100f。图中示出了两列三行，但应该理解还可以使 用大量的行或列。控制电路12配备来用于大量的列，例如至少八列 或至少三十二列。
控制电路12包括输入端128和单触发电路链120a-120c。仅详 细示出一个单触发电路120a。其它单触发电路120b、 120c都与该单 触发电路120a相同。单触发电路120a包括置位/复位锁存器121和 反馈或非(NOR)门126。置位/复位锁存器121是双稳态电路的一 个示例。在如图所示的实施例中，锁存器121由交叉耦接的第一NOR 门122和第二NOR门124形成，第一NOR门122和第二NOR门124
6每个都具有分别与第二 NOR门124和第一 NOR门122的输出端交 叉耦接的第一输入端。第一 NOR门122的第二输入端耦接到单触发 电路120a的输入端。
反馈NOR门126具有与单触发电路120a的输入端以及第一 NOR门122的输出端相耦接的输入端。反馈NOR门126的输出端从 各个单触发电路120a-120c通过各自的移位控制线14a-14c耦接到各 组移位寄存器级100a-100f的保持控制输入端。另外，反馈NOR门 126的输出端耦接到第二 NOR门124的第二输入端，并耦接到链中 的下一个单触发电路120b的输入端。该链中的第一单触发电路120a 的输入端耦接到控制电路12的输入端128。
因此，单触发电路120a-120c形成了单触发电路链120a-120c， 位于链中的上游的单触发电路的输出端相继地连接到位于链中的下 游的单触发电路。应当注意，移位寄存器链和单触发电路的流向是彼 此相反的，在移位寄存器链中相继地位于较下游处的移位寄存器级耦 接到在单触发电路链中相继地位于较上游处的单触发电路的输出端。
应注意，在集成电路中，可以将单触发电路120a-120c布置在包 含了处于其它列的移位寄存器级100a-100f的矩阵的一个列中。可以 如图中所示将单触发电路120a-120c配备在矩阵边界上的列中，在所 有移位寄存器级100a-100f的一侧，但作为其它选择也可以将单触发 电路120a-120c配备在矩阵内的其它任何地方，使移位寄存器级 100a-100f在其两侧。
在工作中，将数据移位通过移位寄存器级链100a-100f。控制电 路12顺序地供给控制信号以使数据在从前一个移位寄存器级 100a-100f移入特定移位寄存器级lOOa-lOOf之前被从每个特定移位 寄存器级lOOa-lOOf移动到下一个中。在图示的电路中，这是在三个 阶段中完成的。假设来自最末移位寄存器级100a、 100b的初始数据 已经被复制或不再需要。在第一阶段，将数据从倒数第二移位寄存器 级100c、 lOOd复制到最末移位寄存器级100a、 100b。在第二阶段， 将数据从倒数第三移位寄存器级100e、 100f复制到倒数第二移位寄 存器级100c、 100d。在第三阶段，将数据复制到倒数第三移位寄存器级100e、 lOOf。该数据可以来自例如外部源(未示出)。因此， 在第一和第二阶段的结尾，每三个中有两个移位寄存器级100a-100f 包含了相互独立的数据，并且移位寄存器级100a-100f中的第三个包 含其余寄存器级中的一个的数据的副本。
控制电路12产生控制信号来控制这种形式的移位。响应于基本 控制信号(比如在输入端128处的时钟信号)，控制电路12在控制 线14a-14c和移位寄存器级100a-100f的相继组的保持控制输入端上 产生连续脉冲。每个连续脉冲都通过各个单触发电路120a-120c中的 反馈NOR门126以对单触发电路120a-120c的锁存器121置位开始 并以对锁存器121复位来完成。
仅当单触发电路120a-120c的反馈NOR门的输出端处的电压已 经变化到足以实现移位寄存器级100a-100f之间的数据传送时，脉冲 才完成。反馈NOR门的输出端必须对从反馈NOR门到移位寄存器 级组lOOa-lOOf的保持控制输入端之间的控制线14a-14c的固有电容 以及这些保持控制输入端的固有电容进行充电。结果，反馈到单触发 电路120a-120c的第二 NOR门的第二输入端的反馈电压仅仅会逐渐 地改变，在其达到足以在第二 NOR门的输出端处引起逻辑电平变化 的电平之前有一个延迟。因此，仅当反馈NOR门的输出端处的电压 已经改变到足以实现移位寄存器级100a-100f之间的数据传送时，单 触发电路120a-120c的触发器才被复位。
如果存在脉冲，则来自控制电路12中每个单触发电路120a-120c 的脉冲的完成触发了在下一个单触发电路120a-120c中的脉冲的开 始。因此，脉冲--个接一个地产生，以控制对各组移位寄存器级 100a-100f的传送。
图2示出具有添加的采样级组20a、 20b和单-双轨(single-dual rail)转换器电路22a、 22b的移位寄存器10，单-双轨转换器电路的 输出端耦接到采样级20a、 20b的输入端。采样级20a、 20b具有与移 位寄存器级lOOa-lOOf相同的结构。如将会注意到的那样，每个采样 级20a、 20b与连接到采样级20a、 20b输出端的移位寄存器级的子链 100a,c，e、 100b，d,f相关联。通过示例的方式，示出了一个采样级20b的单-双轨转换器电路22b的输入端通过单导线连接到另一个采样级
20a的子链的输出端。在子链中，通过双导线来对移位寄存器级 100a-100f的输入端进行馈送。由来自输入端128的信号来控制采样 级20a、 20b的保持控制输入端。
在工作中，在输入端128的信号的控制下将采样级20a、 20b在 透明状态和保持状态之间切换。在将采样级20a、 20b切换到保持状 态时，单触发电路120a-120c被触发来产生脉冲序列。将序列中的第 一脉冲供给处于子链末尾的移位寄存器级100a-100f，将序列中的第 二脉冲供给子链中倒数第二个移位寄存器级100a-100f，等等，直到 将序列中的最后脉冲供给与采样级20a、 20b连接的移位寄存器级 100a-100f。
通过这种方式，首先在采样级20a、 20b中对数据采样，接着通 过其子链将数据前进一步。对输入端128 (其发出应当对数据采样的 指令)处的信号的转换产生响应来尽可能快地执行采样。通过这种方 式，将数据供给采样级20a、 20b的外部电路(例如传统主从触发器) 的设计不需要考虑由控制电路12引入的延迟。
采样执行得尽可能快是因为使用了从输入端128到采样电路的 保持控制输入端的直接连接，而没有使用单触发电路。如果使用了单 触发电路，那么采样将会牵涉到产生具有初始边沿和最后边沿的脉 冲，而采样仅在最后边沿处发生。通过使用一个没有单触发电路的连 接，仅牵涉一个边沿，这加快了采样。
图2a示出另一个实施例，其中在输入端128与单触发电路链 120a-120c之间、单触发电路链120a-120c之前具有一个与控制电路 12中的单触发电路120a-120c相类似的添加的单触发电路200。在该 另一个实施例中，通过添加的单触发级200的输出来提供采样级20a、 20b的控制信号。这减小了功耗(因为采样电路跟随输入数据时间更 少)，但它增加了在发出对数据采样的信号与采样电路20a、 20b已 经获取数据的时间点之间的延迟。
图3示出另一个实施例，其中控制电路12额外地包括另一个双 稳态电路30、控制NOR门32和与(AND)门34。如将会注意的那样，除了另一个双稳态电路30的复位输入端被耦接到控制电路12
的反向控制信号输入端26而不是耦接到反馈NOR门的输出端以外， 该另一个双稳态电路30和控制NOR门32分别配置为如单触发电路 120a-120c中的锁存器121和反馈NOR门126的那样。
已经添加了AND门34，而不是针对连接到采样级20a、 20b的 移位寄存器级100a-100f把单触发电路120c中的反馈NOR门126连 接到第二 NOR门124。 AND门34具有与控制电路12的输入端128 耦接的第一输入端、与反馈NOR门126的输出端耦接的第二输入端 以及与第二 NOR门124的第二输入端耦接的一个输出端。
在工作中，该电路用于延长在由反向控制信号输入端26处的控 制信号所指示的时间之后采样电路20a、 20b持续在保持状态期间的 时间间隔。这分配了更多时间来产生用于子链中移位寄存器级 100a-100f的脉冲。在图2的实施例中，优选地在由输入端128处的 控制信号使采样级20a、 20b持续在保持状态的同时产生脉冲。这限 制了电路的速度并对控制信号形成制约，因为采样级20a、 20b在所 有脉冲都已产生之前不会允许回到透明状态。
在图3的实施例中，将指示保持状态的输入信号的转换用于复 位另一个双稳态电路30。在复位状态下，另一个双稳态电路30使采 样级20a、 20b维持在保持状态下直到有脉冲通过单触发电路链 120a-120c来到。AND门34用于确保直到来自控制电路12的输入端 128的输入信号指示可以结束保持状态时，该脉冲才会来到。因此， 去除了对控制信号的制约。
尽管已经示出了特定实施例，但应当理解多种替代方式也可以 实现类似功能。例如，虽然已经通过示例示出了在控制电路中的具有 交叉耦接的NOR门的双稳态电路，但应当理解还可以使用替代的交 叉耦接的NAND门，或更加复杂的具有多个门的双稳态电路。使用 简单双稳态电路的优点是可以将单触发电路布置在一个其中移位寄 存器级100a-100f位于矩阵的行中的矩阵布局中。
尽管已经示出了作为另一个示例的特定类型的移位寄存器级的 应用，应当理解也可以使用其它类型的移位寄存器级，例如不使用双轨连接或更多传统锁存器级(例如触发器或数据锁存器的其它实现) 的单输入级。不过，双轨锁存器具有这样的优点，它们存在非常低的
时钟线负载并且仅需要有限数量的晶体管。所以可以同时使用大量的 这种触发器。
另外，应当理解的是，除了如图所示的在移位寄存器级之间的 直接连接，还可以使用包括逻辑电路的连接，其可能具有耦接到多个 子链的逻辑输入端和/或逻辑输出端。
图4示出具有添加的逻辑级40的示例。逻辑级40根据输入信
号的组合来计算输出信号。尽管示出的是一个级，但应当理解该级可 以由用于从输入信号的组合形成各自输出信号的多个逻辑级所组成， 并且部分输出信号可以简单地是输入信号的副本。同样，逻辑级不需 要出现在所有的连续寄存器级对之间。如在该情况中可以注意到的那 样，在不同级中的寄存器的数量可以是不同的。可以是如图所示从一 个级到另一个级减小的，或者可以是增加的。
并且，应当理解的是， 一组移位寄存器(子)链仅仅是需要并 行的多相控制信号的一组并联电路的一个示例。可以将来自控制电路
12的脉冲供给除了移位寄存器(子)链以外其它类型的功能电路。
使用具有直接连接的移位寄存器级的优点是它们可以结合在一个矩 阵布局中。
如图所示，对每个采样级20a、 20b示出了三个移位寄存器级 100a-100f的子链。虽然优选的是在一个子链中的移位寄存器级 100a-100f的数量应当保持这么低从而控制脉冲的序列与输入端128 处的信号的周期匹配，但也可以使用更大数量或更小数量的移位寄存 器级100a-100f。可以串联地耦接任何数量的采样电路20a、 20b布置 以及它们的子链。另一种选择是，可以并联地提供多个这样的布置以 并行地将数据移位。通过使用所示控制电路，这些移位寄存器级 100a、 100f可以布置成矩阵，这提供了非常紧凑的布局。
尽管已经在附图和前述说明中详细地图解示出并描述了本发 明，但这样的图示和描述认为是描述性或示例性的而不是限制性的； 本发明并不局限于所公开的实施例。
11本领域技术人员在实施本发明时，根据对附图、公开和所附权 利要求的学习可以理解并实现对公开的实施例的其它改型。在权利要 求书中，词语"包括"不排除其它部件或步骤，不定冠词"一"或"一个" 不排除多个。在彼此不同的从属权利要求中记载的特定手段这一事实 不表明这些手段的组合不能用来获得优点。
权利要求
1.一种电路，包括多个功能电路(100a-100f)，每个功能电路具有多相控制输入端；控制电路(120a-120c)，其具有基本控制信号输入端(126)和耦接到多相控制输入端的多相控制输出端(14a-14c)，控制电路(120a-120c)包括单触发电路链(120a-120c)，每个单触发电路包括双稳态电路(121)，在该链中的第一单触发电路的双稳态电路(121)具有耦接到基本控制信号输入端(126)的置位输入端，在该链中其余的单触发电路(120a-120c)的一个或每一个的双稳态电路(121)具有耦接到该链中前一个双稳态电路输出端的置位输入端，每个双稳态电路(121)具有耦接到各自的一个多相控制输出端(14a-14c)的输出端以及耦接到各自的一个多相控制输出端(14a-14c)的复位输入端。
2. 如权利要求l所述的电路，其中每个功能电路都包括一个移 位寄存器链(100a-100f)，该移位寄存器链包括将各自的移位控制 输入端耦接到各自的 一 个多相控制输出端上的移位寄存器级(100a-100f)。
3. 如权利要求l所述的电路，所述电路包括将多个输出端与各 自的一个功能电路U00e，100f)的数据输入端相耦接的多个数据采 样电路(20a，20b，22a，22b)，数据采样电路(20a，20b，22a，22b)具有 与基本控制信号输入端(126)耦接的采样控制输入端，从而不通过 单触发电路链(120a-120c)来接收从基本控制信号输入端(126)获 得的控制信号。
4. 如权利要求3所述的电路，其中每个功能电路都包括一个移 位寄存器链，移位寄存器链包括多个移位寄存器级(100a-100f)，在移位寄存器链中相继地位于较下游的移位寄存器级的移位控制输 入端耦接到在单触发电路链中相继地位于较上游的单触发电路(120a-120c)的输出端。
5. 如权利要求3所述的电路，其中控制电路包括另一个双稳态 电路(30)，另一个双稳态电路的置位输入端耦接到单触发电路链(120c)中的最后的单触发电路的输出端，复位输入端耦接到基本控 制信号输入端(126 )，并且输出端耦接到数据采样电路 (20a，20b,22a，22b)的采样控制输入端。
6. 如权利要求5所述的电路，其中在单触发电路链中的最后的 单触发电路(120c)包括复位电路(34)，该复位电路配置来在检测 到来自最后的单触发电路(120c)的多相控制输出端(14c)处的逻 辑电平已经改变来产生了单触发脉冲并且检测到基本控制信号(126) 已经从触发了来自单触发电路链(120a-120c)的脉冲的电平处回复 时，将最后的单触发电路(120c)的双稳态电路(121)复位。
7. 如权利要求l所述的电路，包括多个数据采样电路(20a，20b，22a，22b)，其输出端耦接到各自的 一个功能电路(100a-100f)的数据输入端，脉冲形成电路(200)，其输入端耦接到基本控制信号输入端， 并且其输出端耦接到数据采样电路。
8. 如权利要求l所述的电路，其中功能电路每一个都包括各自 的多个寄存器，多个寄存器包括第一寄存器和第二寄存器，在每个功 能电路中的寄存器具有与各自的一个多相控制输出端耦接的各自的 负载控制输入端，所述电路还包括逻辑电路(40)，该逻辑电路被耦 接在多个寄存器各自的第一寄存器的输出端与多个寄存器各自的第 二寄存器的输入端之间。
全文摘要
一种电路具有多个功能电路(100a-100f)，每个功能电路具有多相控制输入端。控制电路并行驱动每相的输入端。控制电路(120a-120c)包括单触发电路链(120a-120c)，每个单触发电路都包括双稳态电路(121)。在该链中的第一单触发电路的双稳态电路(121)具有耦接到基本控制信号输入端(126)的置位输入端，在该链中其余的单触发电路(120a-120c)的一个或每一个的双稳态电路(121)具有耦接到该链中前一个双稳态电路输出端的置位输入端，每个双稳态电路(121)具有耦接到各自的一个多相控制输出端(14a-14c)的输出端以及耦接到各自的一个多相控制输出端(14a-14c)的复位输入端。功能电路对多相控制输出端(14a-14c)的加载导致复位的延迟。因此调整单触发电路的脉冲持续时间以适应功能电路的数量来确保足够的信号发生。
文档编号G06F9/38GK101558451SQ200780045805
公开日2009年10月14日 申请日期2007年12月10日 优先权日2006年12月12日
发明者保罗·维拉格, 马蒂纳斯·T·贝恩布鲁克 申请人:Nxp股份有限公司