电路模拟仿真系统的制作方法

专利名称：电路模拟仿真系统的制作方法
技术领域：
本发明系有关于一种电路模拟仿真系统，尤指一种可同时建构实际集成电路与电
路模拟仿真系统。
背景技术：
通常在雏型机开发过程中，存在硬件和软件之间整合的问题，软硬件间必须合作 无间，才能获得系统最佳性能。对微处理器进行测试及除错的方法，最常使用的方法就是电 路模拟仿真系统(In-Circuit Emulator, ICE)。电路模拟仿真系统结合硬件和软件功能成 一个整体，利用电路模拟仿真系统在雏型硬件上运转的结果，软件开发设计师可藉由电路 模拟仿真系统来试运转程序是否完备，同时硬件设计师也可以藉由电路模拟仿真系统制作 的雏型机试执行的结果，进行硬件的除错工作，寻求更多更好的答案。电路模拟仿真系统 可提供一系统开发过程中除错条件和方法，使微控制器产品的设计工作变得更简单、快速 和低廉，使得软件开发更趋实际，縮短整体开发时效性。这样的系统结合有效的提高工作效 率，对制造者来讲，縮短产品上市时间与市场，占有市场而且减低开发成本电路模拟仿真系 统可使产品更快速的开发出来。经由实际雏型机体初期反复应用数据修正，以得到最佳性 能。 图1为现有早期电路模拟仿真系统硬件电路架构，其仅是属于支持软件开发工 具，提供使用者对整体系统内部缓存器的进行数字存取控制，基本上仅能满足软件工程师 开发程序上须求。如图1所示，连接计算机主机11提供有限功能如对通用型数字缓存器122 进行数字控制的存取需求，相对而言，过于简略的数字缓存器界面12，是无法满足使用者对 整体系统功能须求，例如无法支持所存在的模拟硬件等功能，必须通过外接验证板13上， 使用一些其它相似离散组件完成的功能模块以建构一套完整开发系统，以方便程序开发者 进行程序开发，如此仅算是完成软件程序121粗调工作，尚须更进一步通过反复在雏型机 上进行程序开发微调修正。 图2为现有电路模拟仿真系统架构演进提供了更复杂的系统，将数字与模拟电路 分别整合进入整体电路模拟仿真系统22，建构不同数字模块221 223与模拟模块224 226功能于不同集成电路上，将各别独立离散的数字与模拟模块串连整合于同一电路模拟 仿真系统22上，同时，为方便产品开发与扩充，提供部分功能以供选项，电路模拟仿真系统 可依产品须求进行个别模块功能的关闭功能，然随着时间累积，扩充功能越来越多，选项也 越趋复杂，同样地，配合新的电路模拟仿真系统开发所须使用的发展系统控制芯片的设计 与验证，也越来越难处理。甚至开发一颗发展系统控制芯片可能比开发一颗实际的MCU芯 片更为困难。 或许有太多的可能性存在于电路模拟仿真系统供应者与开发者之间，若存在着部 分可能的变量，在讲究开发时效的今日，在解除客户的疑虑上，电路模拟仿真系统扮演着非 常重要的角色，希望能精确地预测实际集成电路面临的情况，能模拟仿真出所有可能发生 的问题，因此，如模拟集成电路性能上的差异，可能间接影响了客户对产品的信心与产品未来走向。 现有电路模拟仿真系统硬件架构为整合个别数字与模拟功能于同一系统上，因此 如图3所示须将个别数字与模拟功能进行区块模块化modulel 4，在模块化过程中，包含 输出入驱动能力考虑与数据总线处理等问题，所以必须在界面连接的输出入界面上，加入 额外控制电路321 324以进行功能转换或输出驱动，如图3所示，可能使得原本为单纯一 组的数据总线，便额外新增加了多组的子系统数据总线31 34。另外，新增的总线切换电 路也将使得系统的传递延迟时间加长，额外的总线控制电路，也衍生出电路模拟仿真系统 的电路与实际电路仅是功能上相似，并非完全相同，衍生出实际集成电路特性与电路模拟 仿真系统性能间可能存在功能间的差异。 存在于现有电路模拟仿真系统硬件架构中所使用的相似模拟模块功能的专属特 殊应用集成电路，基本上，这些专属的集成电路均属是过去的观念与过去的设计，当科技在 进步，这些专属的特殊应用集成电路就未必能完全符合新的设计观念与新的电路模拟仿真 系统需求。若能持续使用最新的电路设计，并且使用与实际集成电路使用相同的模拟电路， 就不存在性能不一致的情形。 因此，如何研发出一种电路模拟仿真系统，其可同时建构实际集成电路与电路模 拟仿真系统，将是本发明所欲积极探讨之处。

发明内容
本发明提出一种电路模拟仿真系统，其主要目的为解决实际集成电路特性与电路 模拟仿真系统性能间可能存在功能间差异的问题。 本发明的为一种电路模拟仿真系统，其包括一计算单元；一控制芯片，其与该计 算单元耦接，其具有一信号传输单元，以接收或发送一信号至该计算单元；一微控制单元， 其与该信号传输单元耦接，以控制信号传输单元的信号接收或信号发送状态；一模式/指 令控制单元，其与该微控制单元耦接，并根据该计算单元传送至该微控制单元的指令，控制 该模式/指令控制单元产生一模式控制信号；一时脉产生单元，其与该微控制单元耦接，并 根据该计算单元传送至该微控制单元的指令，控制该时脉产生单元产生一第一时脉信号； 一存储单元，其与该微控制单元耦接，并根据该计算单元传送至该微控制单元的指令，控制 该存储单元产生一第一控制指令码；以及一目标发展芯片，其与该控制芯片耦接，以接收该 模式控制信号、该第一时脉信号及该控制指令码，并依据该控制芯片的模式控制信号决定 该目标发展芯片所使用的第一时脉信号与第一控制指令码来源，并产生一状态信号通过该 控制芯片传送至该计算单元。 藉此将实际集成电路与电路模拟仿真系统同时建构完成，兼顾实际集成电路性能 与发展系统性能的一致性，当每次完成新的集成电路时，其特有且专属的电路模拟仿真系 统也同时很快建构完成，两者具有使用相同电路与相同工艺，减少发生在实际集成电路与 电路模拟仿真系统两者间电路连接与性能上的差异。


图1为现有早期电路模拟仿真系统硬件电路架构；
图2为现有更复杂的电路模拟仿真系统架构；3/6页图3为现有电路模拟仿真系统将个别数字与模拟功能整合于同一系统的硬件架
构；图4为本发明的电路模拟仿真系统较佳具体实施例的系统图；图5为本发明的电路模拟仿真系统较佳具体实施例的控制芯片电路方块图；图6为本发明的电路模拟仿真系统较佳具体实施例的目标发展芯片电路方块图。其中附图标记为ll计算机主机12缓存器接口121程序122缓存器13验证板21计算机主机22电路模拟仿真系统221数字模块222数字模块223数字模块224模拟模块225模拟模块226模拟模块31数据总线32数据总线33数据总线34数据总线321控制电路322控制电路323控制电路324控制电路41计算单元42电路模拟仿真系统421控制芯片422目标发展芯片521信号传输单元522微控制单元523模式/指令控制单元524时脉产生单元525存储单元631转换控制接口632微处理机处理电路M0DE_SEL模式控制信号
6
EXT—CLK第一时脉信号 EXT_PR0M第一控制指令码 status状态信号 INT_CLK内部时脉产生单元 INT_Register内部状态缓存器 INT_PR0M内部存储单元 SW1时脉切换单元 SW2指令码切换单元
具体实施例方式
图4、图5及图6分别为本发明的电路模拟仿真系统较佳具体实施例的系统图、控 制芯片电路方块图以及目标发展芯片电路方块图，请同时参考图4、图5及图6，本发明的用 于电路模拟仿真系统42，包含有一计算单元41(例如，计算机，但不限于此)；一控制芯片 421以及一目标发展芯片422，其中该控制芯片421与该计算单元41耦接，其具有一信号传 输单元521，以接收或发送一信号至该计算单元41 ;一微控制单元522，其与该信号传输单 元521耦接，以控制信号传输单元521的信号接收或信号发送状态；一模式/指令控制单元 523，其与该微控制单元522耦接，并根据该计算单元41传送至该微控制单元522的指令， 控制该模式/指令控制单元523产生一模式控制信号M0DE_SEL ; —时脉产生单元524，其与 该微控制单元522耦接，并根据该计算单元41传送至该微控制单元522的指令，控制该时 脉产生单元524产生一第一时脉信号EXT_CLK ;—存储单元525 (例如，可程序化只读存储 器)，其与该微控制单元522耦接，并根据该计算单元41传送至该微控制单元522的指令， 控制该存储单元525产生一第一控制指令码EX乙PR0M;其中该目标发展芯片422，其与该控 制芯片421耦接，以接收该控制芯片421传送的模式控制信号MODE—SEL、该第一时脉信号 EXT_CLK及该第一控制指令码EXT_PROM，并依据该控制芯片421的模式控制信号MODE_SEL 决定该目标发展芯片422所使用的最终时脉信号CLK与最终控制指令码PROM的来源，并产 生一状态信号status通过该控制芯片421传送至该计算单元41，其中该状态信号status 传送至该微控制单元522，再经由该信号传输单元521传送至该计算单元41，其中该目标发 展芯片422可以直接作为一目标芯片，单独使用运作。 一般来说，较佳系该目标发展芯片 422包含一转换控制接口 631，其具有一时脉切换单元SW1及一指令码切换单元SW2，以接 受该控制芯片421的模式控制信号MODE_SEL及选择一微处理机处理电路632使用的控制 指令码PROM与时脉信号CLK信号来源；其中该微处理机处理电路632与该转换控制接口 631耦接，并具有一 内部存储单元INT_PR0M (例如，可程序化只读存储器)、一 内部时脉产生 单元IN乙CLK及一内部状态缓存器IN乙Register，其中该内部存储单元IN乙PROM产生一 第二控制指令码，传输至该指令码切换单元SW2，以产出供给该微处理机处理电路632运行 的新控制指令码，该内部时脉产生单元IN乙CLK产生一第二时脉信号，传输至该时脉切换 单元SW1，以产出供给该微处理机处理电路632运行的新时脉信号，该内部状态缓存器IN乙 Register将该微处理机处理电路632运行后的结果及状态传送至该控制芯片421。而前述 的该指令码切换单元SW2接收该模式控制信号MODE_SEL，以决定该微处理机处理电路632 运作的控制指令码来源，是源自控制芯片421的第一控制指令码EXT_PROM抑或是源自该微处理机处理电路632的第二控制指令码INT_PR0M，该时脉信号切换单元SW1接收该模式控 制信号M0DE_SEL，以决定该微处理机处理电路632运作的时脉信号来源，是源自控制芯片 421的第一时脉信号EX乙CLK抑或是源自微处理机处理电路632的第二时脉信号INT_CLK。
请再参考图4、图5及图6，本发明的电路模拟仿真系统42的控制芯片421接受计 算单元41的指令，针对目标发展芯片422进行下达各种模式运作，目标发展芯片422则通 过来自控制芯片421所传达的操作模式，针对程序指令码，系统时脉与时序等进行信号来 源切换控制，基本上，在本发明的电路模拟仿真系统42不同的开发系统上，针对不同的开 发系统会开发使用不同的目标发展芯片422 ;控制芯片421因为功能固定，因此会使用相同 控制芯片421，但目标发展芯片422会因为所对应的集成电路不同而建构不同的目标发展 芯片。而控制芯片422其功能包含信号传输单元521的微控制单元522，通过接受来自计 算单元41送至的控制指令，提供对目标发展芯片422控制该模式/指令控制单元523，计 算单元41可通过控制芯片421进行读取或写入目标发展芯片内部一般缓存器。控制芯片 421在仿真模式下可提供由时脉产生单元524的时脉信号EXT_CLK，以作为目标发展芯片 422的外部精准时脉信号EXT_CLK，或是传送存储单元525的指令码给目标发展芯片422作 为核心程控指令码EXT_PR0M。目标发展芯片422的转换控制界面631除了接收来自控制 芯片421所传达的操作模式，其主要功能仅针对时脉，程序集与时序等进行来源切换控制， 并未变更影响微处理机处理电路632的各种控制线路，所以目标发展芯片422是以最后的 微处理机处理电路632为基础，在最小变动原则下，仅新增一额外转换控制界面631，以提 供本发明的电路模拟仿真系统42各种不同操作模式运作，由控制芯片421接收来自计算单 元41下达的指念内容，进行模式控制或传递接收目标发展芯片422内所有一般缓存器的状 态。当本发明的电路模拟仿真系统42设定为仿真模式时，目标发展芯片422的时脉切换单 元SW1或指令码切换单元SW2可以切换为使用控制芯片421的第一时脉信号与第一控制指 令码EX乙PROM;当设定为实时执行(FREE_RUN)模式时，目标发展芯片422可以直接使用与 真实芯片内部相同所产出的第二时脉信号与第二控制指令码，进行与真实芯片一样的运作 行为；当本发明的电路模拟仿真系统42设定为缓存器读写模式时，其允许通过对目标发展 芯片422内部通过与真实微处理机处理电路632 —样的路径，直接读取或设定写入目标发 展芯片422内部缓存器状态。新增的转换控制界面631并不会影响原来微处理机处理电路 632运作，但通过部分系统功能的切换如时脉切换单元SW1及指令码切换单元SW2，它又可 以很快进行与一般电路模拟仿真系统相同的操作功能，进行程序监控，条件执行与单步执 行等电路模拟仿真系统发展功能。通过模式功能变换，进行与电路模拟仿真系统仿真仿真 一样的功能(单步执行，中断等功能)，同时因为它拥有与实际IC 一样的电路，所以它可以 实时执行与一颗实际集成电路一模一样的菜单现，可以更真实的呈现实际集成电路系统所 具有的完全相同的性能，同时因为新式电路模拟仿真系统已经包含原本计划的集成电路所 有内容。 —般来说，基本控制模式设定包含 —缓存器读取写入模式，可以进行修改设定储存于目标发展芯片内部缓存器的状 态，可以在不同运作模式后如仿真模式或实时执行(FREE_RUN)模式后，读取目标发展芯片 内部特定缓存器的状态。 —仿真模式，可以选择切换目标发展芯片内部使用选择第一控制指令码EX乙PROM与第一时脉信号EXT_CLK来源，改由控制芯片提供，以方便硬件进行侦错行为。 实时执行(FREE_RUN)模式，选择目标发展芯片的内部存储单元INT_PR0M，内部时
脉产生单元INT_CLK的时脉信号来源直接来自目标发展芯片内部的实体微控制器，以厘清
判别目标发展芯片本身时脉信号运作的正确性。目标发展芯片直接使用与真实芯片内部相
同电路所产出的时脉信号，进行与真实芯片一样的运作行为。当它设定是实时执行(FREE_
RUN)模式时，使用来自目标发展芯片时脉信号，就如同一颗实际芯片正在进行实时功能运作。 —实时执行(FREE RUN)模式，切换主程序来源是来自控制芯片来自目标发展芯 片，以厘清目标发展芯片的主程序来源的正确性。 —停止模式，可以中断主程序执行，让程序执行时间停止，同时侦错监视内部缓存 器错误的发生。 目标发展芯片因为拥有与实际集成电路完全相同的电路与性能，当它独立使用 时，只要芯片外部设定固定为实时执行(FREE RUN)模式，它可以视同一颗独立的芯片独立 运作，因此开发流程上，先开发完成供应电路模拟仿真系统使用的目标发展芯片再进行功 能省略(COST DOWN)成最后实际集成电路成独立芯片。也因此，在验证过程中，验证电路模 拟仿真系统的目标发展芯片可视为直接验证最后的独立芯片，因为两者包含芯片制作与功 能一模一样。 由以上所述可以清楚地明了 ，本发明系提供一种电路模拟仿真系统，其可解决实 际集成电路特性与电路模拟仿真系统性能间可能存在功能间差异。 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，在不背离本发 明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和 变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
一种电路模拟仿真系统，其特征在于，包含有一计算单元；一控制芯片，其与该计算单元耦接，其具有一信号传输单元，以接收或发送一信号至该计算单元；一微控制单元，其与该信号传输单元耦接，以控制信号传输单元的信号接收或信号发送状态；一模式/指令控制单元，其与该微控制单元耦接，并根据该计算单元传送至该微控制单元的指令，控制该模式/指令控制单元产生一模式控制信号；一时脉产生单元，其与该微控制单元耦接，并根据该计算单元传送至该微控制单元的指令，控制该时脉产生单元产生一第一时脉信号；一存储单元，其与该微控制单元耦接，并根据该计算单元传送至该微控制单元的指令，控制该存储单元产生一第一控制指令码；以及一目标发展芯片，其与该控制芯片耦接，以接收该模式控制信号、该第一时脉信号及该第一控制指令码，并依据该控制芯片的模式控制信号决定该目标发展芯片所使用的第一时脉信号与第一控制指令码来源，并产生一状态信号通过该控制芯片传送至该计算单元。
2. 如权利要求1所述的电路模拟仿真系统，其特征在于，该状态信号传送至该微控制单元再经由该信号传输单元传送至该计算单元。
3. 如权利要求1所述的电路模拟仿真系统，其特征在于，该计算单元为一计算机。
4. 如权利要求1所述的电路模拟仿真系统，其特征在于，该目标发展芯片包含一转换控制接口 ，其具有一时脉切换单元及一指令码切换单元，以接受该控制芯片的模式控制信号及选择一微处理机处理电路使用的第一控制指令码与第一时脉信号来源；其中该微处理机处理电路与该转换控制接口耦接，并具有一内部存储单元、一内部时脉产生单元及一内部状态缓存器。
5. 如权利要求4所述的电路模拟仿真系统，其特征在于，该内部存储单元产生一第二控制指令码，传输至该指令码切换单元，以产出供给该微处理机处理电路运行的新控制指令码。
6. 如权利要求4所述的电路模拟仿真系统，其特征在于，该内部时脉产生单元产生一第二时脉信号，传输至该时脉切换单元，以产出供给该微处理机处理电路运行的新时脉信号。
7. 如权利要求4所述的电路模拟仿真系统，其特征在于，该内部状态缓存器将该微处理机处理电路运行后的结果及状态传送至该控制芯片。
8. 如权利要求4所述的电路模拟仿真系统，其特征在于，该内部存储单元为一可程序化只读存储器。
9. 如权利要求5所述的电路模拟仿真系统，其特征在于，该指令码切换单元接收该模式控制信号，以决定该微处理机处理电路运作的控制指令码来源，是源自控制芯片的第一控制指令码抑或是源自该微处理机处理电路的第二控制指令码。
10. 如权利要求6所述的电路模拟仿真系统，其特征在于，该时脉信号切换单元接收该模式控制信号，以决定该微处理机处理电路运作的时脉信号来源，是源自控制芯片的第一时脉信号抑或是源自微处理机处理电路的第二时脉信号。
11.如权利要求1所述的电路模拟仿真系统，其特征在于，该目标发展芯片直接作为一 目标芯片，使该目标芯片单独运作。
全文摘要
本发明揭露一种电路模拟仿真系统，其包括一计算单元；一控制芯片；以及一目标发展芯片。藉此将实际集成电路与电路模拟仿真系统同时建构完成，兼顾实际集成电路性能与发展系统性能的一致性，当每次完成新的集成电路时，其特有且专属的电路模拟仿真系统也同时很快建构完成，两者具有使用相同电路与相同工艺，减少发生在实际集成电路与电路模拟仿真系统两者间电路连接与性能上的差异。因此，在电路模拟仿真系统进行电路验证或除错时，同时也是在验证实际集成电路功能。
文档编号G06F17/50GK101739473SQ200810171148
公开日2010年6月16日 申请日期2008年10月22日 优先权日2008年10月22日
发明者余国成, 王瑞文, 许绩贺 申请人:盛群半导体股份有限公司