电压识别码的转换方法及计算机系统的制作方法

专利名称：电压识别码的转换方法及计算机系统的制作方法
技术领域：
本发明涉及一种电压识别码的转换方法，尤其涉及一种支持同种电压调 节标准的电压识别码的转换方法，使转换前后的电压识别码及支持该种电压 调节标准的处理器产品具有相容性。
背景技术：
由于科技的进步，微处理器(或称为中央处理单元)的核心电压(Vcore) 波动会影响微处理器正常工作，核心电压过高，将导致微处理器发热量上升、 寿命縮短甚至烧毁，反之，若核心电压过低则可能引起数据损坏、死机、蓝 屏等故障。由于微处理器核心电压集成度越来越高，制作工艺越来越精细， 微处理器核心电压越来越大，因此，需要更高标准的供电系统。
早期主板普遍采用跳线或双行直插式包装(Dual Inline Package,下文简 称DIP)开关来设定微处理器电压，在安装或更换微处理器时，需要根据微 处理器核心电压对照主板说明书，在主板上插拔挑线或拨动DIP开关进行设 置，稍有不慎就可能烧毁微处理器和主板，十分危险。为了解决这个问题， 英特尔(Intel)公司从Pentium II开始采用电压识别(Voltage Identification, 下文简称VID)技术，VID技术是一种自适应电压调节技术，采用这种技术 后，主板供电电路可按CPU需要自动设置供电电压，不再需要进行人工干 预。
随后英特尔为其各款处理器产品制定了相应的电压调节模块(Voltage Regulation Model, VRM)标准，从Prescott核心微处理器开始，电压调节标 准改用VRD (Voltage Regulation Down)来命名，各版本电压调节标准中VID 位数、电压调节精度和电压调节范围都各不相同，且每种电压调节标准中特 殊指令如"关闭指令"(OFF command,以下简称OFF指令)等所对应的电 压识别码和数目也都不同，在利用数字电路做电压识别码的转换时，需要避 开特殊指令所对应的电压识别码，以使转换前后的电压识别码及支持该种电
7压调节标准的处理器产品相容。

发明内容
有鉴于此，本发明的目的在于提供一种电压识别码的转换方法及计算机 系统，以改善现有技术的缺陷。
本发明提出一种电压识别码的转换方法，包括下列步骤取得一特殊二 进制码区域范围，其中此特殊二进制码区域范围由一特殊指令所对应的N个
特殊电压识别码以一转换关系转换N个特殊二进制码，而将N个特殊二进 制码作为特殊二进制码区域范围；利用此转换关系，将一第一电压识别码转 换成对应的一第一二进制码；以及，将第一二进制码和一第一预设值做运算 得到一第二二进制码，其中第二二进制码不落入特殊二进制码区域范围。
本发明还提出一种计算机系统，其包括 一微处理器； 一脉宽调制控制 器，连接微处理器；以及， 一电压识别码转换电路，其包括一二进制转换 单元，其利用一转换关系，将微处理器送入一第一电压识别码转换成对应的 一第一二进制码；以及， 一运算处理单元，用以取得一特殊二进制码区域范 围，其中特殊二进制码区域范围由一特殊指令所对应的N个特殊电压识别码 以一转换关系转换N个特殊二进制码，将N个特殊二进制码作为此特殊二 进制码区域范围，并将第一二进制码和一第一预设值做运算得到一第二二进 制码，其中第二二进制码不落入上述特殊二进制码的区域范围。
本发明电压识别码的转换方法及计算机系统，将使转换前后的电压识别 码和支持对应上述电压识别码的电压调节标准的处理器产品具有相容性。
为了使读者能更进一步了解本发明特征及技术内容，请参阅以下有关本 发明的详细说明与附图，然而所附附图仅提供参考与说明，并非用来对本发 明加以限制。


图1为本发明实施例的计算机系统的方框图。
图2A为本发明第一实施例中第一种电压识别码的转换方法的流程图 图2B为利用超高速集成电路硬件描述语言来完成第一实施例中二进制 转换单元的示意图。图3A为配合实现图2A的流程的运算处理单元的一范例的方框图。 图3B为配合实现图2A的流程的运算处理单元的另一范例的方框图。 图4为本发明第一实施例中第二种电压识别码的转换方法的流程图。 图5A为配合实现图4的流程的运算处理单元的一范例的方框图。 图5B为配合实现图4的流程的运算处理单元的另一范例的方框图。 图6A为本发明第二实施例中第一种电压识别码的转换方法的流程图 图6B为利用超高速集成电路硬件描述语言来完成第二实施例中二进制 转换单元的示意图。
图7A为配合实现图6A的流程的运算处理单元的一范例的方框图。 图7B为配合实现图6A的流程的运算处理单元的另一范例的方框图。 图8为本发明第二实施例中第二种电压识别码的转换方法的流程图。 图9A为配合实现图8的流程的运算处理单元的一范例的方框图。 图9B为配合实现图8的流程的运算处理单元的另一范例的方框图。
具体实施例方式
图1为本发明实施例的计算机系统的方框图，如图所示，计算机系统100 包括微处理器102 (或者中央处理器)、脉宽调制控制器(Pulse Width Modulation Controller) 104以及电压识别码转换电路110，电压识别码转换 电路110包括二进制转换单元112、运算处理单元114、以及二进制反转换 单元116。
二进制转换单元112利用第一转换关系将由微处理器102输出属于一电 压调节标准的电压识别码VIDIN转换成对应的二进制码VIDIN—BIN。接着， 运算处理单元114取得该电压调节标准中一特殊指令所对应的特殊电压识别 码的数目N及特殊电压识别码利用该第一转换关系转换后的特殊二进制码 的区域范围BIN1 BINN (图中未显示)，并将二进制码VIDIN一BIN和预 设值做运算得到二进制码VIDOUT—BIN。此二进制码VIDOUT—BIN不会落 入特殊二进制码的区域范围BIN1 BINN内，BIN1为上述特殊二进制码的 区域范围中最小数值，BINN为上述特殊二进制码的区域范围中最大数值， 且N为自然数。最后，二进制反转换单元116利用第二转换关系将二进制码 VIDOUT—BIN转换成属于该电压调节标准的电压识别码VIDOUT，并输出电
9压识别码VIDOUT至该脉宽调制控制器104。脉宽调制控制器104将产生电 压信号Vcore作为供给微处理器102的核心电压。
下文将分别说明当本发明应用在1、电压调节标准为电压调节规范 (Voltage Regulator Down，下文简称VRD) IO版本，以及2、电压调节标 准为VRD 10扩充版本的两个实施例。
图2A为本发明第一实施例中第一种电压识别码的转换方法的流程图， 为详细说明本发明，请同时参考上述图1及图2A，在此实施例中，电压调 节标准为VRD IO版本，特殊指令为"OFF指令"，其用于使微处理器102 关闭，"OFF指令"所对应的特殊电压识别码的数目N为2，在此以将二进 制码VIDIN—BIN和预设值做加法运算得到二进制码VIDOUT—BIN为例进行 说明。
如图2A所示，首先，取得VRD 10版本中"OFF指令"所对应的2个 特殊电压识别码及2个特殊电压识别码利用第一转换关系转换后的二进制码 的区域范围41 42，如步骤S202。接着，利用第一转换关系，将由微处理 器102送入属于VRD 10版本的电压识别码VIDIN转换成对应的二进制码 VIDIN—BIN,如步骤S204。将二进制码VIDIN—BIN和预设值VPl相加，得 到预设码Pre—VIDOUT，如步骤S206。判断二进制码VIDIN一BIN是否小于 41且预设码Pre—VIDOUT是否大于等于41，如步骤S208。当二进制码 VIDIN—BIN小于41且预设码Pre—VIDOUT大于等于41时，将预设值VPl 增加2个单位数成为预设值VP2，如步骤S210。接着，二进制码VIDIN—BIN 和预设值VP2相加得到二进制码VIDOUT—BIN,如步骤S212。另外，当二 进制码VIDIN—BIN不小于41或者预设码Pre—VIDOUT不大于等于(即小于) 41时即两个判断式有任一不成立，该二进制码VIDIN—BIN和预设值VPl相 加得到二进制码VIDOUT—BIN,如步骤S214。最后，利用第二转换关系将 二进制码VIDOUT_BIN转换成属于VRD 10版本的电压识别码VIDOUT, 并输出电压识别码VIDOUT至该脉宽调制控制器104，如步骤S216。
图2B为利用Verilog编码(一种超高速集成电路硬件描述语言)来完 成第一实施例中二进制转换单元112及二进制反转换单元116的示意图，在 这仅表列出部分的VRD 10版本电压识别码，为详细说明本发明，请同时参 考上述图1及图2A，如图2B所示，二进制转换单元112利用第一转换关系将由微处理器102送入的电压识别码VIDIN转换成对应的二进制码 VIDIN—BIN，第一转换关系为VIDIN—BIN= {VID_in[4:0],VID—in[5]}- 6， b 01—0101;其中VRD—in[4:0]为输入电压识别码VIDIN中前5位，VRD一in[5] 且为输入电压识别码VIDIN中第6位，6， b 01—0101为6位的2进位数值。 二进制反转换单元116中利用第二转换关系将二进制码VIDOUT—BIN转换 成属于VRD 10版本的电压识别码VIDOUT并输出。第二转换关系为 VIDOUT={ (VIDOUT—BIN+6 ， b 01 0101) [O]， ( VIDOUT—BIN+6 ， b 01—0101) [5: 1]} ， ( VIDOUT—BIN+6 ， b 01—0101) [O]为二进制码 VIDOUT—BIN和6位的2进位数值相加的结果中第1位，(VIDOUT—BIN+6' b 01—0101) [5: l]为二进制码VIDOUT_BIN和6位的2进位数值相加的结 果中第2到第6位。
举例说明，当6位的输入电压识别码VIDIN中VID [5]为1、VID [4]为1、 VID [3]为1、 VID [2]为1、 VID [l]为0且VID [O]为1，所对应的电压值为 1.12500伏特。
此时，于二进制转换单元112会利用第一转换关系先重新排列成(VID [4:0], VID [5]}即"111011 "再减去6'b 01—0101将会得到二进制码VIDIN—BIN (如用十进制表示为38)。
当预设值VP1为3，且做相加运算时，依图2A的流程，由于二进制码 VIDIN—BIN (38)小于41，且预设码Pre_VIDOUT (在此为38+3=41)大于 等于41 ，因此将预设值VPl力n 2成为预设值VP2 (5) ， 二进制码VIDIN_BIN (38)和预设值VP2 (5)相加得到二进制码VIDOUT一BIN (43)。
最后，二进制反转换单元116会利用第二转换关系先加上6， b01—0101 再重新排成(VID—BIN+6， b 01—0101)
, (VID—BIN+6， b 01—0101) [5: l]输出，即图中输出的电压识别码VID [5:0]中VID [5]为0、 VID [4]为0、 VID [3]为0、VID[2]为0、 VID[1]为0且VID
为0，所对应的电压值为1.08750 伏特。
图3A为配合实现图2A的流程的运算处理单元的一范例的方框图。如 图所示，运算处理单元300包括选择控制单元310及加法器320，选择控制 单元310包括交集单元312及多路复用器314，交集单元312于二进制码 VIDIN一BIN小于41且预设码Pre—VIDOUT大于等于41时，送出信号给多
ii路复用器314，多路复用器314将该预设值VP1增加2个单位，输出给加法 器320，加法器320将之和二进制码VIDIN—BIN做加法运算得到二进制码 VIDOUT—BIN输出。
另夕卜，当二进制码VIDIN_BIN不小于41或者预设码Pre—VIDOUT不大 于等于(即小于)41时即两个判断式有任一不成立，多路复用器314将该预 设值VP1输出给加法器320，加法器320将和二进制码VIDIN—BIN和预设 值VP1相加得到二进制码VIDOUT—BIN。
图3B为配合实现图2A的流程的运算处理单元的另一范例的方框图。运 算处理单元350包括选择控制单元340及加法器330a及330b，选择控制单 元340包括交集单元342及多路复用器344，加法器330a直接将预设值VP1 和二进制码VIDIN—BIN做加法运算，加法器330b将预设值VP1增加2个单 位后和二进制码VIDIN—BIN做加法运算，当二进制码VIDIN—BIN小于41 且预设码Pre—VIDOUT大于等于41时，多路复用器344选择加法器330b送 入的数据并输出二进制码VIDOUT一BIN。
另夕卜，当二进制码VIDIN—BIN不小于41或者预设码Pre—VIDOUT不大 于等于(即小于)41时即两个判断式有任一不成立，多路复用器344选择加 法器330a送入的数据并输出二进制码VIDOUT—BIN。
图4为本发明第一实施例中第二种电压识别码的转换方法的流程图，为 详细说明本发明，请同时参考上述图1及图4，在此实施例中，图4内该电 压调节标准为VRD10版本，该特殊指令为"OFF指令"，其用于使微处理 器102关闭，"OFF指令"所对应的特殊电压识别码的数目N为2，在此以 将二进制码VIDIN_BIN和预设值做减法运算得到二进制码VIDOUT—BIN为 例进行说明。
如图4所示，首先，取得VRD10版本中"OFF指令"所对应的2个特 殊电压识别码及2个特殊电压识别码利用第一转换关系转换后的二进制码的 区域范围41 42，如步骤S402。接着，利用第一转换关系，将由微处理器 102送入属于VRD 10版本的电压识别码VIDIN转换成对应的二进制码 VIDIN—BIN,如步骤S404。将二进制码VIDIN—BIN和预设值VP1相减，得 到预设码Pre一VIDOUT，如步骤S406。判断二进制码VIDIN—BIN是否大于 42且预设码Pre VIDOUT是否小于等于42，如步骤S408。当二进制码VIDIN_BIN大于42且预设码Pre一VIDOUT小于等于42时，将预设值VP1 增加2个单位数成为预设值VP2，如步骤S410。接着，二进制码VIDIN—BIN 和预设值VP2相减得到二进制码VIDOUT—BIN，如步骤S412。另外，当二 进制码VIDIN—BIN不大于42或者预设码Pre—VIDOUT小于等于42时即两 个判断式有任一不成立，该二进制码VIDIN—BIN和预设值VP1相减得到二 进制码VIDOUT—BIN，如步骤S414。最后，利用第二转换关系将二进制码 VIDOUT—BIN转换成属于VRD 10版本的电压识别码VIDOUT,并输出电压 识别码VIDOUT至该脉宽调制控制器104，如步骤S416。
图5A为配合实现图4的流程的运算处理单元的一范例的方框图。如图 所示，运算处理单元500包括选择控制单元510及减法器520，选择控制单 元510包括交集单元512及多路复用器514，交集单元512于二进制码 VIDIN—BIN大于42且预设码Pre—VIDOUT是否小于等于42时，送出信号 给多路复用器514，多路复用器514将该预设值VP1增加2个单位，输出给 减法器520，减法器520将之和二进制码VIDIN—BIN做减法运算得到二进制 码VIDOUT—BIN输出。
另外，当二进制码VIDIN—BIN不大于42或者预设码Pre—VIDOUT不小 于等于(即大于)42时即两个判断式有任一不成立，多路复用器514将该预 设值VP1输出给减法器520，减法器520将和二进制码VIDIN—BIN和预设 值VP1相减得到二进制码VIDOUT—BIN 。
图5B为配合实现图4的流程的运算处理单元的另一范例的方框图。运 算处理单元550包括选择控制单元540及减法器530a及530b，选择控制单 元540包括交集单元542及多路复用器544，减法器530a直接将预设值VP1 和二进制码VIDIN—BIN做减法运算，减法器530b将预设值VP1增加2个单 位后和二进制码VIDIN—BIN做减法运算，当二进制码VIDIN—BIN大于42 且预设码Pre_VIDOUT小于等于42时，多路复用器544选择减法器530b送 入的数据并输出二进制码VIDOUT—BIN。
另外，当二进制码VIDIN—BIN不大于42或者预设码Pre—VIDOUT不小 于等于(即大于)42时即两个判断式有任一不成立，多路复用器544选择减 法器530a送入的数据并输出二进制码VIDOUT_BIN。
图6A为本发明第二实施例中第一种电压识别码的转换方法的流程图，为详细说明本发明，请同时参考上述图1，在此实施例中，图1内该电压调
节标准为VRD10扩充版本，该特殊指令为"OFF指令"，其用于使微处理 器102关闭，"OFF指令"所对应的特殊电压识别码的数目N为4，在此以 将二进制码VIDIN—BIN和预设值做加法运算得到二进制码VIDOUT—BIN为
例进行说明。
如图6A所示，首先，取得VRD 10扩充版本中"OFF指令"所对应的4 个特殊电压识别码及4个特殊电压识别码利用第一转换关系转换后的二进制 码的区域范围82 85，如步骤S602。接着，利用第一转换关系，将由微处 理器102送入属于VRD 10扩充版本的电压识别码VIDIN转换成对应的二进 制码VIDIN—BIN，如步骤S604。将二进制码VIDIN—BIN和预设值VP1相 加，得到预设码Pre一VIDOUT，如步骤S606。判断二进制码VIDIN一BIN是 否小于82且预设码Pre一VIDOUT是否大于等于82，如步骤S608。当二进制 码VIDIN—BIN小于82且预设码Pre—VIDOUT大于等于82时，将预设值VP1 增加4个单位数成为预设值VP2，如步骤S610。接着，二进制码VIDIN—BIN 和预设值VP2相加得到二进制码VIDOUT—BIN,如步骤S612。另外，当二 进制码VIDIN—BIN不小于82或者预设码Pre—VIDOUT不大于等于(即小于) 82时即两个判断式有任一不成立，该二进制码VIDIN—BIN和预设值VP1相 加得到二进制码VIDOUT_BIN，如步骤S614。最后，利用第二转换关系将 二进制码VIDOUT—BIN转换成属于VRD 10扩充版本的电压识别码 VIDOUT，并输出电压识别码VIDOUT至该脉宽调制控制器104，如步骤 S616。
图6B为利用Verilog编码(一种超高速集成电路硬件描述语言)来完 成第二实施例中二进制转换单元112及二进制反转换单元116的示意图，在 这仅表列出部分的VRD 10扩充版本电压识别码，为详细说明本发明，请同 时参考上述图1及图6A，如图6B所示，二进制转换单元112利用第一转换 关系将由微处理器102送入的电压识别码VIDIN转换成对应的二进制码 VIDIN—BIN ， 第 一 转 换 关 系 为 VIDIN—BIN= {VID—in[4:0]，VID—in[5]广VID—in[6]}-7， b 010—1010;其中VRD—in[4:0]为该 第一电压识别码中前5位，VRD—in[5]且为该第一电压识别码中第6位， VRD—in[6]且为该第一电压识别码中第7位的反相，7， b 010—1010为7位的2进位数值。二进制反转换单元116中利用第二转换关系将二进制码
VIDOUT—BIN转换成属于VRD 10扩充版本的电压识别码VIDOUT并输出。 第二转换关系为VIDOUT={ ~ ( VIDOUT_BIN+7 ， b 010J010 )
,
(VIDOUT—BIN+7 ， b 010—1010 ) [ 1 ], ( VIDOUT—BIN+7 ， b 010—1010) [6: 2]}，其中 (VIDOUT—BIN+7， b 010—1010) [O]为二进制码VIDOUT—BIN 和7位的2进位数值相加的结果中第1位的反相，(VIDOUT—BIN+7， b 010—1010) [ 1 ]为二进制码VIDOUT—BIN和7位的2进位数值相加的结果中 第2位，(VIDOUT_BIN+7， b010_1010) [6: 2]为该二进制码VIDOUT—BIN 和7位的2进位数值相加的结果中第3到第7位。
举例说明之，当输入的7位的电压识别码VIDIN中VID [6]为1、VID [5] 为1、 VID[4]为1、 VID[3]为1、 VID[2]为1、 VID [l]为1且VID [O]为0， 所对应的电压值为1.10000伏特，于二进制转换单元112先重新排列成 {VID—in[4:0]，VID—in[5], VID—in[6]}即"1111010"再减去7， b 010—1010将 会得到二进制码VIDIN—BIN (如用十进制表示为80)。当预设值VP1为4， 且做相加运算时，依图2A的流程，由于二进制码VIDIN一BIN(80)小于82， 且预设码Pre—VIDOUT (在此为80+4=84)大于等于82，因此将预设值VP1 加4成为预设值VP2 (8) ， 二进制码VIDIN—BIN (80)和预设值VP2 (8) 相加得到二进制码VIDOUT一BIN (88)。最后，于二进制反转换单元116 加上7， b 010J010再重新排成{ ~ (VIDOUT—BIN+7， b 010—1010)
,
(VIDOUT—BIN+7 ， b 010—1010 ) [ 1 ], (VIDOUT一BIN+7 ， b 010—1010) [6: 2]}输出，即输出的电压识别码VID [6:0]中VID [6]为1、 VID [5]为1、 VID [4] 为0、 VID[3]为0、 VID[2]为0、 VID[1]为0且VID
为0，所对应的电压 值为1.07500伏特。
图7A为配合实现图6A的流程的运算处理单元的一范例的方框图。如 图所示，运算处理单元700包括选择控制单元710及加法器720，选择控制 单元710包括交集单元712及多路复用器714，交集单元712于二进制码 VIDIN—BIN小于82且预设码Pre一VIDOUT大于等于82时，送出信号给多 路复用器714，多路复用器714将该预设值VP1增加4个单位，输出给加法 器720，加法器720将之和二进制码VIDIN—BIN做加法运算得到二进制码 VIDOUT—BIN输出。另外，当二进制码VIDIN—BIN不小于82或者预设码Pre一VIDOUT不大 于等于(即小于)82时即两个判断式有任一不成立，多路复用器714将该预 设值VP1输出给加法器720，加法器720将和二进制码VIDIN—BIN和预设 值VP1相加得到二进制码VIDOUT—BIN。
图7B为配合实现图6A的流程的运算处理单元的另一范例的方框图。运 算处理单元750包括选择控制单元740及加法器730a及730b，选择控制单 元740包括交集单元742及多路复用器744，加法器730a直接将预设值VP1 和二进制码VIDIN—BIN做加法运算，加法器730b将预设值VP1增加4个单 位后和二进制码VIDIN—BIN做加法运算，当二进制码VIDIN—BIN小于82 且预设码Pre—VIDOUT大于等于82时，多路复用器744选择加法器730b送 入的数据并输出二进制码VIDOUT—BIN。
另夕卜，当二进制码VIDIN—BIN不小于82或者预设码Pre—VIDOUT不大 于等于(即小于)82时即两个判断式有任一不成立，多路复用器744选择加 法器730a送入的数据并输出二进制码VIDOUT—BIN。
图8为本发明第二实施例中第二种电压识别码的转换方法的流程图，为 详细说明本发明，请同时参看上述图1，在此实施例中，图8内该电压调节 标准为VRD10扩充版本，该特殊指令为"OFF指令"，其用于使微处理器 102关闭，"OFF指令"所对应的特殊电压识别码的数目N为4，在此以将 二进制码VIDIN—BIN和预设值做减法运算得到二进制码VIDOUT—BIN为例 进行说明。
如图8所示，首先，取得VRD 10扩充版本中"OFF指令"所对应的4 个特殊电压识别码及4个特殊电压识别码利用第一转换关系转换后的二进制 码的区域范围82 85，如步骤S802。接着，利用第一转换关系，将由微处 理器102送入属于VRD 10扩充版本的电压识别码VIDIN转换成对应的二进 制码VIDIN—BIN,如步骤S804。将二进制码VIDIN—BIN和预设值VP1相 减，得到预设码Pre—VIDOUT，如步骤S806。判断二进制码VIDIN_BIN是 否大于85且预设码Pre—VIDOUT是否小于等于85，如步骤S808。当二进制 码VIDIN—BIN大于85且预设码Pre—VIDOUT小于等于85时，将预设值VP1 增加4个单位数成为预设值VP2，如步骤S810。接着，二进制码VIDIN—BIN 和预设值VP2相减得到二进制码VIDOUT—BIN,如步骤S812。另外，当二进制码VIDIN—BIN不大于85或者预设码Pre—VIDOUT不小于等于(即大于) 85时即两个判断式有任一不成立，该二进制码VIDIN—BIN和预设值VP1相 减得到二进制码VIDOUT_BIN，如步骤S814。最后，利用第二转换关系将 二进制码VIDOUT—BIN转换成属于VRD 10扩充版本的电压识别码 VIDOUT,并输出电压识别码VIDOUT至该脉宽调制控制器104，如步骤 S816。
图9A为配合实现图8的流程的运算处理单元的一范例的方框图。如图 所示，运算处理单元900包括选择控制单元910及减法器920，选择控制单 元910包括交集单元912及多路复用器914，交集单元912于二进制码 VIDIN—BIN大于85且预设码Pre—VIDOUT是否小于等于85时，送出信号 给多路复用器914，多路复用器914将该预设值VP1增加4个单位，输出给 减法器920，减法器920将之和二进制码VIDIN—BIN做减法运算得到二进制 码VIDOUT—BIN输出。
另夕卜，当二进制码VIDIN—BIN不大于85或者预设码Pre—VIDOUT不小 于等于(即大于)85时即两个判断式有任一不成立，多路复用器914将该预 设值VP1输出给减法器920，减法器920将和二进制码VIDIN—BIN和预设 值VP1相减得到二进制码VIDOUT—BIN。
图9B为配合实现图8的流程的运算处理单元的另一范例的方框图。运 算处理单元950包括选择控制单元940及减法器930a及930b,选择控制单 元940包括交集单元942及多路复用器944，减法器930a直接将预设值VP1 和二进制码VIDIN—BIN做减法运算，减法器930b将预设值VP1增加4个单 位后和二进制码VIDIN—BIN做减法运算，当二进制码VIDIN—BIN大于85 且预设码Pre—VIDOUT小于等于85时，多路复用器944选择减法器930b送 入的数据并输出二进制码VIDOUT—BIN。
另外，当二进制码VIDIN—BIN不大于85或者预设码Pre—VIDOUT不小 于等于(即大于)85时即两个判断式有任一不成立，多路复用器944选择减 法器930a送入的数据并输出二进制码VIDOUT一BIN。
另外，要注意的是在本发明的实施例中，二进制转换单元112于当电压 识别码VIDIN不为该特殊指令所对应的上述特殊电压识别码之一时，才利用 该转换关系将电压识别码VIDIN转换成对应的二进制码VIDIN—BIN，即当电压识别码VIDIN为该特殊指令所对应的上述特殊电压识别码之一时，将直 接输出特殊指令至该脉宽调制控制器104，但此部分为己知技术，在此不多 做说明。
综上所述，本发明电压识别码的转换方法，将使转换前后的电压识别码 和支持对应上述电压识别码的电压调节标准的处理器产品具有相容性，的确 能达成本发明的目的。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，本领 域普通技术人员在不脱离本发明的精神和范围内当可作些许的更动与润饰， 因此本发明的保护范围当以权利要求书所界定的范围为准。
权利要求
1. 一种电压识别码的转换方法，其特征是，其包括下列步骤取得特殊二进制码区域范围，其中上述特殊二进制码区域范围由特殊指令所对应的N个特殊电压识别码以转换关系转换N个特殊二进制码，上述N个特殊二进制码作为上述特殊二进制码区域范围；利用上述转换关系，将第一电压识别码转换成对应的第一二进制码；以及将上述第一二进制码和第一预设值做运算得到第二二进制码，其中上述第二二进制码不落入上述特殊二进制码区域范围。
2. 根据权利要求l所述的电压识别码的转换方法，其特征是，其中将上 述第一二进制码和上述第一预设值做运算，得到上述第二二进制码的步骤还 包括下列子步骤将上述第一二进制码和上述第一预设值相加，得到第一预设码；分别判断上述第一二进制码是否小于上述特殊二进制码区域范围中最 小数值及上述第一预设码是否大于等于上述最小数值；当上述第一二进制码小于上述最小数值且上述第一预设码大于等于上 述最小数值时，将上述第一预设值增加N个单位数成为第二预设值；以及将上述第一二进制码和上述第二预设值相加得到上述第二二进制码。
3. 根据权利要求2所述的电压识别码的转换方法，其特征是，其中还包 括下列步骤当上述第一二进制码不小于上述最小数值或者上述第一预设码小于上 述最小数值时，将上述第一二进制码和上述第一预设值相加得到上述第二二 进制码。
4. 根据权利要求l所述的电压识别码的转换方法，其特征是，其中将上 述第一二进制码和上述第一预设值做运算，得到上述第二二进制码的步骤还 包括下列子步骤将上述第一二进制码和上述第一预设值相减，得到第一预设码； 分别判断上述第一二进制码是否大于上述特殊二进制码的区域范围中最大数值及上述第一预设码是否小于等于上述最大数值；当上述第一二进制码大于上述最大数值及上述第一预设码小于等于上述最大数值时，将上述第一预设值增加N个单位数成为第二预设值；以及将上述第一二进制码和上述第二预设值相加得到上述第二二进制码。
5. 根据权利要求4所述的电压识别码的转换方法，其特征是，其中还包括下列步骤当上述第一二进制码不大于上述最大数值或者上述第一预设码大于上 述最大数值时，将上述第一二进制码和上述第一预设值相加得到上述第二二 进制码。
6. 根据权利要求l所述的电压识别码的转换方法，其特征是，其中利用上述转换关系，将电压调节标准的上述第一电压识别码转换成对应的上述第一二进制码还包括下列步骤判断上述第一电压识别码是否为上述特殊指令所对应的上述特殊电压 识别码之一；当上述第一电压识别码不为上述特殊指令所对应的上述特殊电压识别 码之一，利用上述转换关系将上述第一电压识别码转换成对应的上述第一二 进制码。
7. 根据权利要求6所述的电压识别码的转换方法，其特征是，其中上述 电压调节标准为电压调节规范IO版本，上述特殊指令用于使上述微处理器 关闭且N为2，其中上述转换关系为VIDIN—BIN= {VID—in[4:0]，VID—in[5]}- 6， b 01—0101;其中VIDIN—BIN为第一二进制码，VRD—in[4:0]为上述第一电压识别码 中前5位，VRD—in[5]且为上述第一电压识别码中第6位，6， b 01—0101为6 位的2进位数值。
8. 根据权利要求6所述的电压识别码的转换方法，其特征是，其中上述 电压调节标准为电压调节规范IO.O扩充版本，上述特殊指令用于使上述微处 理器关闭且N为4，其中上述转换关系为VIDIN—BIN= {VID—in[4:0]，VID—in[5]， VID—in[6]}- 7， b 010—1010;其中VIDIN—BIN为第一二进制码，VRD—in[4:0]为上述第一电压识别码 中前5位，VRD一in[5]且为上述第一电压识别码中第6位， VRD—in[6]且为 上述第一电压识别码中第7位的反相，7' b010—1010为7位的2进位数值。
9. 根据权利要求l所述的电压识别码的转换方法，其特征是，其中还包 括下列步骤利用第二转换关系将上述第二二进制码转换成属于电压调节标准的第 二电压识别码；以及输出上述第二电压识别码。
10. 根据权利要求9所述的电压识别码的转换方法，其特征是，其中上 述电压调节标准为电压调节规范IO版本且上述第二转换关系为VIDOUT={ (VIDOUT—BIN+6， b 01—0101) [O]， ( VIDOUT—BIN+6， b 01—0101) [5: 1〗}其中VIDOUT为上述第二电压识别码，VIDOUT—BIN为上述第二二进 制码，(VIDOUT_BIN+6， b01_0101) [O]为上述第二二进制码和6位的2 进位数值相加的结果中第1位，(VIDOUT—BIN+6， b01_0101) [5: l]为上 述第二二进制码和6位的2进位数值相加的结果中第2到第6位。
11. 根据权利要求9所述的电压识别码的转换方法，其特征是，其中上 述电压调节标准为电压调节规范10.0扩充版本且上述第二转换关系为VIDOUT={~ (VIDOUT_BIN+7， b 010—1010) [O]， (VIDOUT—BIN+7， b 010—1010) [l]， (VIDOUT—BIN+7， b 010—1010) [6: 2]}其中VIDOUT为上述第二电压识别码，VIDOUT一BIN为第二二进制码， ~ (VIDOUT_BIN+7， b 010_1010) [O]为上述第二二进制码和7位的2进位 数值相加的结果中第1位的反相，(VIDOUT—BIN+7， b010_1010) [l]为上 述第二二进制码和7位的2进位数值相加的结果中第2位，(VIDOUT—BIN+7' b 010—1010) [6: 2]为上述第二二进制码和7位的2进位数值相加的结果中 第3到第7位。
12. —种计算机系统，其特征是，其包括 微处理器；脉宽调制控制器，连接上述微处理器；以及 电压识别码转换电路，其包括二进制转换单元，其利用转换关系，将上述微处理器送入第一电压 识别码转换成对应的第一二进制码；及运算处理单元，用以取得特殊二进制码区域范围，其中上述特殊二 进制码区域范围由特殊指令所对应的N个特殊电压识别码以转换关系转换N 个特殊二进制码，上述N个特殊二进制码作为上述特殊二进制码区域范围，并将上述第一二进制码和第一预设值做运算得到第二二进制码，其中上述第 二二进制码不落入上述特殊二进制码的区域范围。
13. 根据权利要求12所述的计算机系统，其特征是，其中上述运算处理单元还包括第一加法单元，用以将上述第一二进制码和上述第一预设值相加，得到 第一预设码；以及选择控制单元，用以分别判断上述第一二进制码是否小于上述特殊二进 制码的区域范围中最小数值及上述第一预设码是否大于等于上述最小数值， 当上述第一二进制码小于上述最小数值且上述第一预设码大于等于上述最 小数值时，将上述第一预设值增加N个单位数成为第二预设值，并将上述第 一二进制码和上述第二预设值相加得到上述第二二进制码。
14. 根据权利要求13所述的计算机系统，其特征是，其中上述选择控制 单元于上述第一二进制码不小于上述最小数值或者上述第一预设码小于上 述最小数值时，将上述第一二进制码和上述第一预设值相加得到上述第二二 进制码。
15. 根据权利要求12所述的计算机系统，其特征是，其中上述运算处理单元还包括第一减法单元，将上述第一二进制码和上述第一预设值相减，得到第一 预设码；以及选择控制单元，分别判断上述第一二进制码是否大于上述特殊二进制码 的区域范围中最大数值及上述第一预设码是否小于等于上述最大数值，当上 述第一二进制码大于上述最大数值及上述第一预设码小于等于上述最大数值时，将上述第一预设值增加N个单位数成为第二预设值，并将上述第一二 进制码和上述第二预设值相加得到上述第二二进制码。
16. 根据权利要求15所述的计算机系统，其特征是，其中上述选择控制 单元于上述第一二进制码不大于上述最大数值或者上述第一预设码大于上 述最大数值时，将上述第一二进制码和上述第一预设值相加得到上述第二二 进制码。
17. 根据权利要求12所述的计算机系统，其特征是，其中上述二进制转 换单元于当上述第一电压识别码不为上述特殊指令所对应的上述特殊电压识别码之一时，利用电压调节标准与上述转换关系将上述第一电压识别码转 换成对应的上述第一二进制码。
18. 根据权利要求17所述的计算机系统，其特征是，其中上述电压调节 标准为电压调节规范IO版本，上述特殊指令用于使上述微处理器关闭且N 为2，其中上述转换关系为VIDIN_BIN= {VID_in[4:0]，VID—in[5]}-6， b 01—0101;其中VIDIN—BIN为第一二进制码，VRD—in[4:0]为上述第一电压识别码 中前5位，VRD—in[5]且为上述第一电压识别码中第6位，6， b01_0101为2进位表示的数值。
19. 根据权利要求17所述的计算机系统，其特征是，其中上述电压调节 标准为电压调节规范IO.O扩充版本，上述特殊指令用于使上述微处理器关闭 且N为4，其中上述转换关系为VIDIN—BIN= {VID—in[4:0]，VID—in[5]， VID—in[6]}- 7， b 010—1010;其中VIDIN一BIN为第一二进制码，VRD一in[4:0]为上述第一电压识别码 中前5位，VRDjn[5]且为上述第一电压识别码中第6位， VRD—in[6]且为 上述第一电压识别码中第7位的反相，7' b010—1010为2进位表示的数值。
20. 根据权利要求14所述的计算机系统，其特征是，其中上述电压识别 码转换电路还包括二进制反转换单元，其利用第二转换关系将上述第二二进制码转换成第 二电压识别码，并输出上述第二电压识别码至上述脉宽调制控制器。
全文摘要
本发明提出一种电压识别码的转换方法及计算机系统，该方法包括下列步骤取得一特殊二进制码区域范围，其中此特殊二进制码区域范围由一特殊指令所对应的N个特殊电压识别码以一转换关系转换N个特殊二进制码，而将N个特殊二进制码作为特殊二进制码区域范围；利用此转换关系，将一第一电压识别码转换成对应的一第一二进制码；以及，将第一二进制码和一第一预设值做运算得到一第二二进制码，其中第二二进制码不落入特殊二进制码区域范围。本发明将使转换前后的电压识别码和支持对应上述电压识别码的电压调节标准的处理器产品具有相容性。
文档编号G06F1/26GK101452332SQ200810183890
公开日2009年6月10日 申请日期2008年12月15日 优先权日2008年12月15日
发明者邱明辉 申请人:祥硕科技股份有限公司