专利名称：主机板接口信号传送系统的制作方法
技术领域：
本发明涉及一种主机板接口信号传送系统，且特别涉及一种可进行侦错以及存储器在线烧录的主机板接口信号传送系统。
背景技术：
随着半导体制造技术的日渐成熟与信息化社会的来临，信息产品已成为日常生活中不可缺少的一部分。此外，随着信息产品的日渐普及，其价格也不断下跌，但是品质依旧是消费者所注重的关键之一。因此，几乎所有信息产品在出厂前均需要经过一系列的测试， 以确保产品的功能运作正常。以电脑的主机板(Motherboard)为例，主机板电性连接至各种配置于其上的电子装置，例如网络界面卡、存储器与中央处理器等。换言之，主机板的效能必须能够充分支援上述的各种电子装置才能发挥各种电子装置的最大的效能。所以，所有主机板均需要经过相关的电性测试，以确保主机板的品质。一般电脑或服务器上的主机板会把主要芯片的串行式通用输入/输出接口 (Serial General Purpose Hiput/Output，SGPI0)信号连接出来到连接器(connector)上， 以便于之后的测试和侦错，此时连接器仅用于连接串行式通用输入/输出接口所需信号。 然而在生产主机板的过程中，也需要测试存储器对应到电脑是否可以运作正常，若无法正常运作，则可能需重新将程序代码烧录至主机板上的存储器，而常见的现有烧录方式可分为「离线烧录」与「在线烧录」两种方式。其中，「离线烧录」为将主机板上的芯片卸下后，再拿至专用烧录器或万用烧录器上进行烧录，此种方式将大大地增加人工与时间的成本。而 「在线烧录」则必须在主机板上增加连接器与布线，且必须在系统开机后才可进行烧录，因此在系统无法开机时便无法对主机板上的存储器进行烧录。
发明内容
本发明提供一种主机板接口信号传送系统，可在未开机的状态下进行侦错与在线烧录，不需增加连接器或布线，通过共用的方式进而节省时间与制造成本。本发明提供一种主机板接口信号传送系统，包括闪存、侦错连接端口以及切换单元。其中切换单元耦接闪存以及侦错连接端口。切换单元接收串行式通用输入/输出接口信号以及控制信号，当控制信号处于第一逻辑准位时，切换单元输出串行式通用输入/输出接口信号至侦错连接端口，当控制信号处于第二逻辑准位时，切换单元将闪存导通至侦错连接端口，以对闪存进行烧录。在本发明的一实施例中，主机板接口信号传送系统还包括一网络接口卡，网络接口卡耦接切换单元，产生一序列周边接口信号，当控制信号为第一逻辑准位时，切换单元还将序列周边接口信号导通至闪存，以对闪存进行烧录，网络接口卡连接至远端控制端，即实现远程对闪存进行烧录。在本发明的一实施例中，上述的切换单元包括第一开关单元以及第二开关单元。 第一开关单元具有第一端、第二端、第三端以及控制端。第一开关单元的第一端接收序列周边接口信号，第一开关单元的第三端耦接闪存，第一开关单元的控制端接收一控制信号。第二开关单元的输入端耦接串行式通用输入/输出接口信号，第二开关单元的输出端耦接第一开关单元的第二端与侦错连接端口，第二开关单元的控制端接收控制信号。其中，当控制信号为高逻辑准位时，第二开关单元输出通用输入/输出接口信号至侦错连接端口，且第一开关单元的第一端导通至第一开关单元的第三端，以在第一开关单元的第三端输出序列周边接口信号至闪存，当控制信号为低逻辑准位时，第二开关单元为截止，且第一开关单元的第二端导通至第一开关单元的第三端，以对闪存进行烧录。在本发明的一实施例中，上述的第二开关单元为一三态闸。在本发明的一实施例中，上述的第一逻辑准位为高逻辑准位，第二逻辑准位为低逻辑准位。在本发明的一实施例中，上述的第一逻辑准位为低逻辑准位，第二逻辑准位为高逻辑准位。基于上述，本发明利用切换单元将序列周边接口信号或串行式通用输入/输出接口信号切换连接至侦错连接端口，以进行侦错或在线烧录，而不需增加连接器或布线以节省制造成本。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
图1为本发明一实施例的主机板接口信号传送系统； 图2为图1实施例的切换单元的方块图； 图3为本发明一实施例的侦错连接端口的接脚图。 附图标记说明
100 主机板接口信号传送系统； 102 网络接口卡； 104 闪存； 106:侦错连接端口 ； 108 切换单元； 202,204 开关单元； 300 侦错连接端口 ； SCl 控制信号；
SGl 串行式通用输入/输出接口信号； SPU SP2 序列周边接口信号； IN 输入端； OUT 输出端； NCU NC2 控制端；Nl第--端
N2A-Ap — 弟—二端
N3第三一丄山
Pl P8 接脚；PSB 待机电压；R1、R2:上拉电阻。
具体实施例方式图1为本发明一实施例的主机板接口信号传送系统。主机板接口信号传送系统 100可适用于电脑或服务器，主机板接口信号传送系统100包括网络接口卡102、闪存104、 侦错连接端口 106以及切换单元108。其中，切换单元108耦接闪存104、网络接口卡102 以及侦错连接端口 106。其中切换单元108接收串行式通用输入/输出接口信号SGl以及控制信号SC1，其中，串行式通用输入/输出接口信号SGl包括来自主机板上其他电子装置的测试信号，而切换单元108则依据控制信号SCl切换连接至侦错连接端口 106的信号与装置。其中，当控制信号SCl处于第一逻辑准位(例如高逻辑准位)时，切换单元108将串行式通用输入/输出接口信号SGl连接至侦错连接端口 106，使使用者可透过侦错连接端口 106上的接脚量测串行式通用输入/输出接口信号SG1，进而对主机板上的各个电子装置进行侦错。同时，切换单元108将网络接口卡102切换连接至闪存104，以使网络接口卡102 所产生的序列周边接口信号SPl可导通至闪存104，而对闪存104进行烧录。而当控制信号SCl处于第二逻辑准位(例如低逻辑准位)时，切换单元108将闪存104连接至侦错连接端口 106，此时，网络接口卡102与闪存104之间为断开的状态，如此一来，使用者便可透过输入序列周边接口信号SP2至侦错连接端口 106，进而对闪存104进行烧录。如上所述，通过切换单元108来切换连接至侦错连接端口 106的串行式通用输入 /输出接口信号SGl与闪存104，以对主机板上的电子装置进行侦错，或对闪存104进行在线烧录，不需如现有技术般，需要另外增加连接器与布线以供烧录器进行离线烧录，或在系统在开机的状态下才可对进行闪存104进行在线烧录，进而节省下许多的时间成本与制造成本。值得注意的是，在本实施例中，控制信号SCl的第一、第二逻辑准位分别为高逻辑准位与低逻辑准位，但不以此为限，在实际应用中，也可使控制信号SCl的第一、第二逻辑准位分别为低逻辑准位与高逻辑准位。详细来说，上述的切换单元108可利用复杂可编程逻辑装置 (ComplexProgrammable Logic Device, CPLD)或场可禾呈式阵歹[J (Field programmable gatearray,FPGA)来实现，其等效电路方块图如图2所示，图2为图1实施例的切换单元的方块图。请参照图2，切换单元108包括开关单元202以及开关单元204。其中开关单元204 可例如为一三态闸。开关单元202具有第一端附、第二端N2、第三端N3以及控制端NC1，开关单元204则具有输入端IN、输出端OUT、以及控制端NC2。开关单元202的第一端m耦接至网络接口卡102，以接收网络接口卡102所产生的接收序列周边接口信号SP1，开关单元202的第二端N2耦接至开关单元204的输出端，开关单元202的第三端N3耦接至闪存 104，开关单元202的控制端NCl则接收控制信号SC1，以依据控制信号SCl切换闪存104、 网络接口卡102、侦错连接端口 106以及开关单元204间的连接关系。另外，开关单元204的输入端IN接收串行式通用输入/输出接口信号SG1，开关单元204的输出端OUT耦接开关单元202的第二端N2以及侦错连接端口 106，另外，开关单元 204的控制端NC2则接收控制信号SC1，以依据控制信号SCl切换自身为导通或截止状态。其中，当控制信号SCl处于第一逻辑准位(例如高逻辑准位)时，开关单元204将串行式通用输入/输出接口信号SGl导通至侦错连接端口 106，以供使用者对主机板上的各个电子装置进行侦错，同时开关单元204也依据处于第一逻辑准位的控制信号SCl将其第一端m导通至其第三端，也即将闪存104导通至网络接口卡102，如此一来网络接口卡102便可对闪存104进行烧录。另外，当控制信号SCl处于第二逻辑准位(例如低逻辑准位)时，开关单元204将转为截止状态，而开关单元202则将其第二端N2导通至其第三端N3，也即将侦错连接端口 106导通至闪存104，同时并断开网络接口卡102与闪存104之间的连结，使使用者可透过输入序列周边接口信号SP2至侦错连接端口 106，进而对闪存104进行在线烧录。如上所述，利用切换侦错连接端口 106与串行式通用输入/输出接口信号SGl以及闪存104间的连结状态可分别进行主机板上电子装置的侦错以及闪存104的在线烧录， 且仅需透过侦错连接端口 106与切换单元108间的同一条传输线路进行接口信号传送，由于侦错连接端口 106的共用，不需另外再增加设置连接器与传输线路或将芯片卸下至烧录器进行烧录，而增加制造以及时间成本。图3为本发明一实施例的侦错连接端口的接脚图。请参照图3，侦错连接端口 300 包括接脚Pl P8，其中接脚Pl用以接收串行式通用输入/输出接口信号SGl或序列周边接口信号SPl。接脚P2在接脚Pl接收串行式通用输入/输出接口信号SGl时做为负载脚位，而在接脚Pl接收序列周边接口信号SPl时做为输入/输出脚位。接脚P5为模式选择脚位，其预设为高逻辑准位。当接脚P5为高逻辑准位时，侦错连接端口 300为侦错模式，侦错连接端口 300可透过接脚P6输出串行式通用输入/输出接口信号SGl以进行主机板上电子装置的侦错，此时网络接口卡102与闪存104间为导通状态。而当接脚P5为低逻辑准位时，侦错连接端口 300为烧录模式，而接脚P6为输入/输出脚位，侦错连接端口 300可透过接脚P6对闪存104进行烧录，此时网络接口卡102与闪存104间为断开状态。此外，接脚P3、P4、P7、P8分别为电源脚位、接地脚位、芯片选择脚位以及侦错内锁脚位，其中接脚P3 耦接至待机电压PSB，接脚P4耦接至接地，接脚P7经由上拉电阻Rl耦接至待机电压PSB， 另外，接脚P8则经由上拉电阻R2耦接至待机电压PSB。值得注意的是，上述用以实施各功能接口的接脚数目或位置，均可作适当的调整，在本技术领域具有通常知识者，经由本发明的揭露应可轻易推知，本发明并不以图3实施例的接脚顺序限定本发明的技术手段。综上所述，本发明利用切换单元来切换连接至侦错连接端口的串行式通用输入/ 输出接口信号与闪存，便可对主机板上的电子装置进行侦错，或在系统未开机的状态下对闪存进行在线烧录(系统未开机时相关部件已在待机电压下进行工作)，仅需透过侦错连接端口与切换单元间的同一条传输线路进行接口信号传送，不需另外再增加设置连接器与传输线路或将芯片卸下至烧录器进行烧录，进而节省下许多的时间与制造成本。虽然本发明已以实施例揭露如上，但其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作稍微的更动与润饰，故本发明的保护范围当以权利要求的内容为准。
权利要求
1.一种主机板接口信号传送系统，适用于一服务器，其特征在于，包括一闪存；一侦错连接端口 ；以及一切换单元，耦接所述闪存以及所述侦错连接端口，接收一串行式通用输入/输出接口信号以及一控制信号，当所述控制信号处于一第一逻辑准位时，所述切换单元输出所述串行式通用输入/输出接口信号至所述侦错连接端口，当所述控制信号处于一第二逻辑准位时，所述切换单元将所述闪存连接至所述侦错连接端口，以对所述闪存进行烧录。
2.根据权利要求1所述的主机板接口信号传送系统，其特征在于，还包括一网络接口卡，耦接所述切换单元，产生一序列周边接口信号，当所述控制信号为所述第一逻辑准位时，所述切换单元还将所述序列周边接口信号导通至所述闪存，以对所述闪存进行烧录。
3.根据权利要求2所述的主机板接口信号传送系统，其特征在于，所述切换单元包括一第一开关单元，具有第一端、第二端、第三端以及控制端，所述第一开关单元的第一端接收所述序列周边接口信号，所述第一开关单元的第三端耦接所述闪存，所述第一开关单元的控制端接收一控制信号；以及一第二开关单元，其输入端耦接所述串行式通用输入/输出接口信号，所述第二开关单元的输出端耦接所述第一开关单元的第二端与所述侦错连接端口，所述第二开关单元的控制端接收所述控制信号；其中，当所述控制信号为第一逻辑准位时，所述第二开关单元将所述通用输入/输出接口信号导通至所述侦错连接端口，且所述第一开关单元的第一端导通至所述第一开关单元的第三端，以在所述第一开关单元的第三端输出所述序列周边接口信号至所述闪存，当所述控制信号为第二逻辑准位时，所述第二开关单元为截止，且所述第一开关单元的第二端导通至所述第一开关单元的第三端，以对所述闪存进行烧录。
4.根据权利要求3所述的主机板接口信号传送系统，其特征在于，所述第二开关单元为一三态闸。
5.根据权利要求1所述的主机板接口信号传送系统，其特征在于，所述第一逻辑准位为高逻辑准位，所述第二逻辑准位为低逻辑准位。
6.根据权利要求1所述的主机板接口信号传送系统，其特征在于，所述第一逻辑准位为低逻辑准位，所述第二逻辑准位为高逻辑准位。
全文摘要
本发明提供一种主机板接口信号传送系统，包括闪存、侦错连接端口以及切换单元。其中，切换单元接收串行式通用输入/输出接口信号以及控制信号，当控制信号处于第一逻辑准位时，切换单元输出串行式通用输入/输出接口信号至侦错连接端口，当控制信号处于第二逻辑准位时，切换单元将闪存导通至侦错连接端口，以对闪存进行烧录。
文档编号G06F13/38GK102200954SQ20101014145
公开日2011年9月28日 申请日期2010年3月26日 优先权日2010年3月26日
发明者方兰兰, 林祖成 申请人:英业达股份有限公司